



**Circuitos e Sistemas Electrónicos para
TIC (Tecnologias de Informação e Comunicação)**

Apontamentos

2012 © N. Garrido

<u>AMPOPs</u>	<u>I</u>
<i>O que é um amplificador operacional?</i>	2
O AMPOP Ideal	2
<i>Modelo matemático do AMPOP</i>	3
Equações do AMPOP ideal	3
Aproximações	3
Definições	3
<i>Montagens não realimentadas</i>	3
O AMPOP usado como comparador	3
<i>Montagens realimentadas negativamente</i>	4
Montagem seguidora	4
Montagem de ganho inversor	5
Montagem de ganho não inversor	6
Integrador	6
Diferenciador	7
Circuito somador	8
Circuito subtrator	9
Amplificador de instrumentação	9
<i>Montagens realimentadas positivamente</i>	11
Comparador Schmitt-trigger	11
<i>Realimentação e estabilidade</i>	12
Montagens realimentadas negativamente	12
Montagens não realimentadas	13
Montagens realimentadas positivamente	13
<i>Principais limitações dos amplificadores operacionais</i>	13
Tensão de offset	13
Limitação de ganho	13
Largura de banda finita	13
Slew-rate	14
Impedância de saída	14
Efeito das limitações do AMPOP em circuitos práticos	14
<i>Como se faz um AMPOP</i>	15
Conceitos básicos	15
O AMPOP em tecnologia bipolar	15
O AMPOP em tecnologia MOS	18
Carga activa ou carga passiva	21

Tensão de saída	21
AMPOPs com saída diferencial	22
AMPOP com carga activa em tecnologia bipolar	23
AMPOP com carga activa em tecnologia MOS	24
AMPOP com par diferencial PMOS	24
AMPOP de dois andares	25
Margem de ganho e margem de fase	27
<u>Osciladores</u>	<u>28</u>
Oscilador em Anel	28
Oscilador de Pierce	30
Multivibrador Aestável	32
Multivibrador Aestável CMOS	34
<u>PLLs e sintetizadores de frequência</u>	<u>36</u>
Malha de Captura de Fase	36
Sintetizador de frequências	36
<u>Multiplicador de Gilbert</u>	<u>38</u>
Multiplicador de Gilbert de dois quadrantes	38
Multiplicador de Gilbert de quatro quadrantes	39
<u>Conversores A/D e D/A</u>	<u>41</u>
Definições	41
<i>Sistemas de processamento digital de sinal</i>	42
Filtro anti-aliasing	42
Circuito de Sample & Hold	42
Filtro de reconstrução	43
<i>Arquitecturas de conversão digital-analógico</i>	44
Topologia paralela (flash)	44
Topologia de agregado binário	44
Topologia R-2R	45
<i>Arquitecturas de conversão analógico-digital</i>	46
Topologia paralela (flash)	46
Conversor por andares (pipeline)	46
<i>Efeito de não idealidades no desempenho dos conversores</i>	47
<i>Aplicações específicas das diferentes técnicas de conversão</i>	47
<u>Filtros</u>	<u>48</u>
Definições	48
<i>Função de transferência de um filtro</i>	49

<i>Classificação e especificação de filtros</i>	50
Filtro passa-baixo	50
Filtro passa-alto	51
Filtro passa-banda	52
Filtro rejeita-banda	53
<i>Filtros passivos de primeira ordem</i>	53
Resposta em frequência de um filtro passivo passa-baixo de 1ª ordem	54
Resposta ao escalão de um filtro passivo passa-baixo de 1ª ordem	56
Resposta em frequência de um filtro passivo passa-alto de 1ª ordem	57
Resposta ao escalão de um filtro passivo passa-alto de 1ª ordem	59
<i>Filtros passivos de segunda ordem</i>	61
Resposta em frequência de um filtro passivo passa-baixo de 2ª ordem	61
Resposta ao escalão de um filtro passivo passa-baixo de 2ª ordem	65
<i>Filtros activos de primeira ordem</i>	65
Resposta em frequência de um filtro activo-RC passa-baixo de 1ª ordem	66
Resposta ao escalão de um filtro activo-RC passa-baixo de 1ª ordem	68
Resposta em frequência de um filtro activo-RC passa-alto de 1ª ordem	69
Resposta ao escalão de um filtro activo-RC passa-alto de 1ª ordem	71
<u>Famílias Lógicas</u>	73
<i>Tempos de atraso e definição dos níveis lógicos</i>	73
Tempos de subida e descida	73
Tempo de Propagação	73
Definição dos níveis lógicos	74
<i>Principais arquitecturas e famílias lógicas</i>	75
Evolução das arquitecturas para implementação de portas lógicas	75
Resistor-Transistor Logic (RTL)	76
Diode-Transistor Logic (DTL)	78
Transistor-Transistor Logic (TTL)	78
Lógica NMOS	80
Lógica CMOS	82
<i>Elementos de memória</i>	84
Latch SR	84
Célula de memória estática (SRAM)	84
Célula de memória dinâmica (DRAM)	85
Matrizes de memória estática (SRAM e DRAM)	86
Memória fixa (ROM)	86

Índice de Figuras

Figura 1. O AMPOP ideal.	2
Figura 2. Circuito comparador usando um AMPOP.	3
Figura 3. Montagem seguidora.	4
Figura 4. Montagem de ganho inversor.	5
Figura 5. Montagem de ganho não inversor.	6
Figura 6. Circuito integrador.	6
Figura 7. Circuito diferenciador.	7
Figura 8. Circuito somador.	8
Figura 9. Circuito subtrator.	9
Figura 10. Amplificador de instrumentação.	9
Figura 11. Amplificador de instrumentação.	10
Figura 12. Comparador <i>Schmitt-trigger</i> .	11
Figura 13. Característica $v_o(v_i)$ de um comparador <i>Schmitt-trigger</i> .	11
Figura 14. Efeito do ruído no limiar de comutação.	12
Figura 15. Largura de banda e ganho estático do AMPOP.	14
Figura 16. <i>Slew-rate</i> de um AMPOP.	14
Figura 17. Par diferencial em tecnologia bipolar.	16
Figura 18. Característica de corrente de um par diferencial bipolar.	16
Figura 19. Característica $v_o(v_i)$ de um par diferencial bipolar.	18
Figura 20. Par diferencial em tecnologia MOS.	18
Figura 21. Característica de corrente de um par diferencial MOS.	18
Figura 22. Característica $v_o(v_i)$ de um par diferencial MOS.	21
Figura 23. Características $v_{o1}(v_i)$ e $v_{o2}(v_i)$ de um amplificador em tecnologia bipolar.	22
Figura 24. Características $v_{o1}(v_i)$ e $v_{o2}(v_i)$ de um amplificador em tecnologia MOS.	22
Figura 25. Característica $v_o(v_i)$ de um AMPOP com saída diferencial em tecnologia bipolar.	23
Figura 26. Característica $v_o(v_i)$ de um AMPOP com saída diferencial em tecnologia MOS.	23
Figura 27. Amplificador de um andar com carga activa em tecnologia bipolar.	23
Figura 28. Característica $v_o(v_i)$ de um amplificador com carga activa em tecnologia bipolar.	23
Figura 29. Amplificador de um andar com carga activa em tecnologia MOS.	24
Figura 30. Característica $v_o(v_i)$ de um amplificador com carga activa em tecnologia MOS.	24
Figura 31. Amplificador de um andar com par diferencial PMOS.	25
Figura 32. Característica $v_o(v_i)$ de um amplificador com par diferencial PMOS.	25
Figura 33. Amplificador de dois andares em tecnologia CMOS.	26

Figura 34. Amplificador de dois andares em tecnologia CMOS.	26
Figura 35. Oscilador em anel.	28
Figura 36. Evolução temporal das tensões no oscilador em anel.	29
Figura 37. Comutação de <i>Low</i> para <i>High</i> .	29
Figura 38. Comutação de <i>High</i> para <i>Low</i> .	29
Figura 39. Evolução temporal das tensões no oscilador em anel (aproximação de 1ª ordem).	30
Figura 40. Oscilador de <i>Pierce</i> .	30
Figura 41. Representação simbólica e modelo equivalente de um cristal.	31
Figura 42. impedância equivalente de um cristal em função da frequência.	31
Figura 43. Multivibrador aestável.	32
Figura 44. Evolução temporal das tensões no multivibrador aestável.	34
Figura 45. Multivibrador aestável CMOS.	34
Figura 46. Evolução temporal das tensões no multivibrador aestável CMOS.	35
Figura 47. Malha de captura de fase.	36
Figura 48. Sintetizador de frequências.	36
Figura 49. Sintetizador de frequências alternativo.	37
Figura 50. Multiplicador de Gilbert de dois quadrantes em tecnologia bipolar.	38
Figura 51. Multiplicador de Gilbert de quatro quadrantes em tecnologia bipolar.	39
Figura 52. Processamento digital de sinal.	42
Figura 53. Circuito de <i>sample & hold</i> .	42
Figura 54. Amostragem de um sinal genérico.	43
Figura 55. Conversor D/A em topologia paralela.	44
Figura 56. Conversor D/A baseado num agregado binário de resistências.	45
Figura 57. Conversor D/A baseado numa malha de resistências R-2R.	45
Figura 58. Conversor A/D em topologia paralela.	46
Figura 59. Conversor A/D por andares.	47
Figura 60. Representação de um filtro genérico através da sua função de transferência no domínio da transformada de Laplace.	49
Figura 61. Especificação de filtros passa-baixo.	50
Figura 62. Especificação de filtros passa-alto.	52
Figura 63. Especificação de filtros passa-banda.	52
Figura 64. Diagrama de amplitude de um filtro rejeita-banda.	53
Figura 65. Circuitos utilizados para implementar filtros passivos passa-baixo de primeira ordem.	54
Figura 66. Representação das singularidades do filtro passivo passa-baixo de primeira ordem no plano de Argand.	55

Figura 67. Diagrama de Bode de um filtro passa-baixo de primeira ordem.	55
Figura 68. Filtro passivo passa-baixo de primeira ordem.	56
Figura 69. Resposta ao escalão unitário de um filtro passivo passa-baixo de primeira ordem.	57
Figura 70. Circuitos utilizados para implementar filtros passivos passa-alto de primeira ordem.	58
Figura 71. Representação das singularidades do filtro passivo passa-alto de primeira ordem no plano de Argand.	59
Figura 72. Diagrama de Bode de um filtro passa-alto de primeira ordem.	59
Figura 73. Filtro passivo passa-alto de primeira ordem.	60
Figura 74. Resposta ao escalão unitário de um filtro passivo passa-alto de primeira ordem.	60
Figura 75. Exemplo de um circuito utilizado para implementar um filtro passivo passa-baixo de segunda ordem.	61
Figura 76. Representação das singularidades do filtro passivo passa-baixo de segunda ordem no plano de Argand para $Q \geq 0.5$.	63
Figura 77. Representação das singularidades do filtro passivo passa-baixo de segunda ordem no plano de Argand para $Q \leq 0.5$.	64
Figura 78. Diagrama de Bode de um filtro passa-baixo de segunda ordem.	64
Figura 79. Resposta ao escalão unitário de um filtro passivo passa-baixo de segunda ordem.	65
Figura 80. Filtro activo-RC passa-baixo de primeira ordem.	66
Figura 81. Representação no plano de Argand, das singularidades do filtro activo-RC passa-baixo de primeira ordem.	67
Figura 82. Diagrama de Bode do filtro activo-RC passa-baixo de primeira ordem.	67
Figura 83. Resposta ao escalão unitário de um filtro activo-RC passa-baixo de primeira ordem.	68
Figura 84. Filtro activo-RC passa-alto de primeira ordem.	69
Figura 85. Representação no plano de Argand, das singularidades do filtro activo-RC passa-alto de primeira ordem.	70
Figura 86. Diagrama de Bode do filtro activo-RC passa-alto de primeira ordem.	70
Figura 87. Resposta ao escalão unitário de um filtro activo-RC passa-alto de primeira ordem	72
Figura 88. Tempo de propagação e tempo de subida e descida.	74
Figura 89. Característica $v_o(v_i)$ de uma porta lógica NOT.	75
Figura 90. Tecnologias e famílias lógicas mais comuns.	76
Figura 91. Porta lógica NOT em tecnologia RTL.	76

Figura 92. Característica $v_o(v_i)$ de um inversor RTL.	77
Figura 93. Porta lógica NAND em tecnologia RTL.	77
Figura 94. Porta lógica NAND em tecnologia DTL.	78
Figura 95. Porta lógica NAND em tecnologia TTL.	79
Figura 96. Característica $v_o(v_i)$ de um inversor TTL.	79
Figura 97. Porta lógica NOT em tecnologia NMOS.	80
Figura 98. Característica $v_o(v_i)$ de um inversor em tecnologia CMOS.	81
Figura 99. Porta lógica NAND em tecnologia CMOS.	81
Figura 100. Porta lógica NOT em tecnologia CMOS.	82
Figura 101. Característica $v_o(v_i)$ de um inversor em tecnologia CMOS.	82
Figura 102. Porta lógica NAND em tecnologia CMOS.	83
Figura 103. Porta lógica NOR em tecnologia CMOS.	83
Figura 104. <i>Flip-flop</i> SR em tecnologia CMOS.	84
Figura 105. Célula de memória estática de 1 <i>bit</i> .	85
Figura 106. Célula base de uma DRAM.	85
Figura 107. Matriz de memória implementada em lógica dinâmica (ROM).	86
Figura 108. Matriz de memória ROM.	87

AMPOPs

O Amplificador Operacional (*AMPOP*) é um dos componentes mais usados no mundo da electrónica. A simplicidade conceptual e versatilidade são a chave da sua vasta e diversificada utilização. Inicialmente, os amplificadores operacionais foram usados, sobretudo em circuitos de componentes discretos (em conjugação com resistências e condensadores) para implementar filtros ou montagens de ganho. Actualmente são blocos básicos para a implementação de diversos circuitos em sistemas mistos analógicos e digitais em circuito integrado. Facilmente integráveis em sistemas bastante complexos, geralmente são parte integrante de blocos de circuito de media complexidade como conversores, sintetizadores, filtros, etc.

O campo de aplicações que tiram partido deste elemento vai desde os aparelhos de medida a todo o tipo de circuitos para computadores e telecomunicações, passando por diversos aparelhos eléctricos – pode dizer-se, sem exagero, que a sua utilização é quase universal. Nestas aplicações, são parte integrante da maioria dos circuitos electrónicos fundamentais estudados nesta unidade curricular, tais como conversores analógico-digital e digital-analógico, osciladores, malhas de captura de fase, filtros analógicos, circuitos optoelectrónicos e periféricos de comunicação (*e.g.* placas de rede, placas de som, portos de comunicação).

O que é um amplificador operacional?

O AMPOP Ideal




Figura 1. O AMPOP ideal.

O AMPOP ideal pode ser analisado como um componente com três zonas de operação distintas: *zona de saturação negativa*, *zona linear*, *zona de saturação positiva*.

A zona linear é a mais usada. Na zona linear a tensão no terminal de saída do AMPOP é proporcional à diferença de potencial entre os seus terminais de entrada, com uma constante de proporcionalidade (ganho) – aqui definida como A – de valor elevado. Sendo assim, nesta zona de funcionamento, a diferença de tensão entre os terminais de entrada é muito pequena, por ser inversamente proporcional a A . Daqui resulta a simplificação na análise do seu comportamento de considerar que v_+ é aproximadamente igual a v_- .

$$v_o = A \cdot (v_+ - v_-) \quad \Rightarrow \quad v_+ \approx v_- \quad (\text{considerando que o ganho } A \text{ é muito elevado})$$

As zonas de saturação negativa e positiva correspondem às situações em que a tensão no terminal de saída é limitada pelas tensões de alimentação inferior e superior do AMPOP. Quer isso se deva ao facto de o amplificador não estar realimentado ou estar realimentado positivamente, quer seja consequência de a tensão de saída tentar superar os extremos de alimentação do circuito (aqui definidos com V_{dd} e V_{ss}), saindo portanto da zona de operação linear. Nestas duas zonas será válida uma das seguintes expressões:

$$v_o \approx V_{dd} \quad \Leftarrow \quad v_+ > v_-$$

$$v_o \approx V_{ss} \quad \Leftarrow \quad v_+ < v_-$$

Modelo matemático do AMPOP

Equações do AMPOP ideal

$$i_+ \approx i_- \approx 0$$

⇐ zona linear ou saturação


$$v_O = A \cdot (v_+ - v_-)$$

⇐ zona linear

$$v_O \approx V_{dd} \quad \leftarrow \quad v_+ > v_-$$

$$v_O \approx V_{ss} \quad \leftarrow \quad v_+ < v_-$$

⇐ saturação



Aproximações

$$v_+ \approx v_- \quad , \text{ válida na zona linear}$$

Definições

A \therefore Ganho estático do AMPOP

V_{dd} \therefore Alimentação positiva do AMPOP

V_{ss} \therefore Alimentação negativa do AMPOP

Montagens não realimentadas

O AMPOP usado como comparador




Figura 2. Circuito comparador usando um AMPOP.

A aplicação mais simples do AMPOP é na realização de um circuito comparador como o apresentado na figura anterior. Consiste em ligar um dos terminais a um nível de referência e o outro terminal ao sinal a analisar. Neste exemplo o terminal v_- do AMPOP é ligado à massa e o terminal v_+ é ligado a

uma fonte de sinal sinusoidal. Como acontece nos demais circuitos não realimentados, o AMPOP opera na zona não linear (saturação). Neste caso, para valores de v_i inferiores a $0V$, a diferença de potencial ($v_+ - v_-$) à entrada do AMPOP é negativa pelo que o dispositivo satura negativamente. Reciprocamente, para valores de v_i superiores a $0V$, a diferença de potencial à entrada ($v_+ - v_-$) é positiva e o dispositivo satura positivamente. Tipicamente este circuito é usado para comparar dois sinais (ou níveis de tensão) e gerar um *bit* com a informação correspondente à ordem relativa dos valores de tensão dos sinais (e.g. *High* – A maior que B, *Low* – A menor que B). Geralmente um dos níveis de tensão a comparar é uma tensão constante (ver conversores A/D e D/A).

A presença de ruído em qualquer dos terminais pode provocar erros na determinação do valor lógico do nível de saída do AMPOP, pelo que existem vantagens em introduzir algumas alterações ao circuito de modo a realizar um comparador *Schmitt-trigger* como será analisado mais adiante.

Montagens realimentadas negativamente

As montagens em que o AMPOP está realimentado negativamente são as mais comuns. Em circuitos não diferenciais, é usual o terminal v_+ estar ligado à massa pelo que, devido ao ganho elevado do AMPOP, v_- tem um potencial próximo de $0V$. Nesta situação é comum referir o terminal v_- como *massa virtual*, dado que, embora não esteja ligado à massa (como acontece com v_+) a sua tensão é aproximadamente $0V$. Algumas montagens com funções lineares genéricas como somar, subtrair e escalar (i.e. multiplicar por um ganho) podem ser realizadas à custa de circuitos simples com um AMPOP e algumas resistências.

Montagem seguidora

O circuito seguidor representado na figura seguinte é um circuito tão simples quanto prático. É composto apenas por um AMPOP em que a saída está ligada ao terminal v_- . Facilmente se deduz que a tensão de saída, que é igual a v_+ , acompanha a tensão no terminal v_+ desde que não sejam atingidas as tensões de alimentação do AMPOP (caso em que o dispositivo entra na zona de saturação). Assim temos que $v_O = v_- \approx v_+ = v_i$.




Figura 3. Montagem seguidora.

Esta montagem tem como principal função tirar partido da alta impedância de entrada (e/ou baixa impedância de saída) do AMPOP de modo a isolar electricamente dois blocos de circuito independentes ligados em cascata. É vulgarmente usada como bloco de saída de variados circuitos eléctricos ou como *circuito tampão/interface* entre dois circuitos.

Montagem de ganho inversor




Figura 4. Montagem de ganho inversor.

Esta montagem é usada para escalar um sinal. O sinal de entrada é multiplicado por um ganho negativo, pelo que a polaridade é invertida. O circuito é composto por um AMPOP em que a saída está ligada ao terminal v_+ através da resistência de realimentação R_2 . Facilmente se deduz que a tensão de saída é igual à tensão de entrada multiplicada pela razão $-R_2/R_1$. O terminal v_- tem uma tensão muito baixa (tipicamente desprezável) cujo valor é $-v_o/A$, e pode ser considerada uma massa virtual. Desde que a tensão de saída não atinja as tensões de alimentação, o AMPOP está na zona linear, e são válidas as seguintes equações:

$$v_+ \approx v_- \approx 0$$

$$i_1 = \frac{v_i}{R_1} \quad , \quad i_1 = i_2 = -\frac{v_o}{R_2}$$

$$\Rightarrow \quad v_o = -\frac{R_2}{R_1} \cdot v_i$$

Montagem de ganho não inversor




Figura 5. Montagem de ganho não inversor.

Esta montagem é semelhante à montagem anterior, no entanto, o sinal de entrada é neste caso multiplicado por um ganho positivo, pelo que a polaridade não é invertida. O terminal v_o acompanha a tensão de entrada v_i , pelo que facilmente se deduz que a tensão de saída é igual à tensão de entrada multiplicada pela razão $(R_2+R_1)/R_1$. Assim, desde que a tensão de saída não atinja as tensões de alimentação, são válidas as seguintes equações:

$$v_+ \approx v_- \approx v_i$$

$$i_1 = -\frac{v_i}{R_1} \quad , \quad i_2 = \frac{v_i - v_o}{R_2}$$

$$\Rightarrow v_o = \left(1 + \frac{R_2}{R_1}\right) \cdot v_i$$

Integrador




Figura 6. Circuito integrador.

O circuito integrador é um bloco fundamental na implementação de filtros (ver filtros RC-ativos). Esta montagem pode ser analisada de um modo muito simples se for comparada com a montagem inversora. Assim, substituindo R_2 pela impedância equivalente do condensador C podemos rapidamente chegar à fórmula final dada por:

$$v_+ \approx v_- \approx 0$$

$$i_1 = \frac{v_i}{R} \quad , \quad i_1 = -\frac{v_o}{Z_C} = -v_o \cdot SC$$

$$\Rightarrow v_o = -\frac{1}{SRC} \cdot v_i \quad \leftrightarrow \quad v_o(t) = -\frac{1}{RC} \cdot \int_0^t v_i(t) dt$$

Deste modo, a tensão de saída é proporcional ao integral da tensão de entrada. O ganho do integrador é $-1/RC$, pelo que a saída será simétrica ao sinal de entrada integrado no tempo.

Diferenciador




Figura 7. Circuito diferenciador.

O circuito diferenciador também é usado na implementação de filtros RC-ativos. O circuito pode igualmente ser analisado como uma montagem inversora em que R_1 é substituído pela impedância equivalente do condensador C , pelo que:

$$v_+ \approx v_- \approx 0$$

$$i = \frac{v_i}{Z_C} = v_i \cdot SC \quad , \quad i = -\frac{v_o}{R}$$

$$\Rightarrow v_o = -SRC \cdot v_i \quad \leftrightarrow \quad v_o(t) = -RC \cdot \frac{dv_i(t)}{dt}$$

Deste modo, a tensão de saída é proporcional à derivada da tensão de entrada em ordem ao tempo. O ganho é $-RC$, pelo que também neste caso a saída será simétrica à derivada do sinal de entrada.

Circuito somador




Figura 8. Circuito somador.

Esta montagem é usada para somar dois ou mais sinais. Neste caso consideram-se v_1 e v_2 como dois sinais genéricos à entrada do circuito. Tendo em conta a lei dos nós, verifica-se que as correntes i_1 e i_2 , proporcionais às entradas v_1 e v_2 respectivamente, são somadas no nó v_- , dando origem à corrente i , que impõe a tensão de saída ao atravessar a resistência de realimentação R_f . O terminal v_+ está ligado à massa pelo que o terminal v_- pode ser considerado uma massa virtual. Assim, e desde que a tensão de saída não atinja as tensões de alimentação, são válidas as seguintes equações:

$$v_+ \approx v_- \approx 0$$

$$i_1 = \frac{v_1}{R_1} \quad , \quad i_2 = \frac{v_2}{R_2}$$

$$v_O = -i \cdot R_f$$

$$i = i_1 + i_2 \quad \Leftrightarrow \quad v_O = -\left(\frac{v_1}{R_1} + \frac{v_2}{R_2}\right) \cdot R_f$$

O comportamento é muito semelhante ao da montagem inversora. Como se verifica, a saída é uma soma ponderada das tensões de entrada (embora com polaridade invertida). Quando são utilizados valores de R_1 , R_2 e R_f iguais, a tensão de saída v_O é igual à soma de v_1 com v_2 .

Circuito subtrator




Figura 9. Circuito subtrator.

Este circuito é semelhante ao somador e é usado para subtrair o sinal v_1 ao sinal v_2 . O terminal v_+ tem uma tensão imposta pelo divisor resistivo R_3 e R_4 . A tensão no terminal v_- é igual à tensão em v_+ desde que o AMPOP não entre na zona de saturação. Assim são válidas as seguintes equações:

$$v_- \approx v_+ = \left(\frac{R_4}{R_3 + R_4} \right) \cdot v_2$$

$$i_1 = \frac{v_1 - v_-}{R_1} \quad , \quad i_1 = i_2 = \frac{v_- - v_O}{R_2}$$

$$\Rightarrow v_O = -\frac{R_2}{R_1} \cdot v_1 + \frac{R_4}{R_3 + R_4} \cdot \frac{R_1 + R_2}{R_1} \cdot v_2$$

A saída é uma subtração ponderada das tensões de entrada. Se os valores das resistências utilizadas forem todos iguais (*i.e.* $R_1 = R_2 = R_3 = R_4$), a saída v_O é igual a $v_2 - v_1$, implementando assim a subtração entre os dois sinais de entrada.

Amplificador de instrumentação




Figura 10. Amplificador de instrumentação.

Este circuito realiza a mesma função que o circuito subtrator, mas confere alta impedância de entrada e alta rejeição de modo-comum (devido aos dois AMPOPs de entrada). A expressão da saída pode ser calculada separando o bloco subtrator do bloco de entrada tal como é ilustrado na figura seguinte:




Figura 11. Cálculo da tensão de saída do amplificador de instrumentação.

A montagem de entrada impõe que a corrente i percorra as três resistências, garantindo alta impedância nos dois nós de entrada v_1 e v_2 .

$$i = \frac{v_{o1} - v_{o2}}{2R + AR} \quad \wedge \quad i = \frac{v_1 - v_2}{AR}$$

$$\Rightarrow \quad v_{o1} - v_{o2} = \frac{2 + A}{A} \cdot (v_1 - v_2)$$

No circuito subtrator, os valores das resistências utilizadas $R_3 = R_1$ e $R_4 = R_2$ fazem com que a saída v_o seja igual a $v_{o2} - v_{o1}$, implementando assim a subtração entre os dois sinais de entrada.

$$v_o = -\frac{R_2}{R_1} \cdot v_{o1} + \frac{R_2}{R_1 + R_2} \cdot \frac{R_1 + R_2}{R_1} \cdot v_{o2}$$

$$\Rightarrow \quad v_o = \frac{R_2}{R_1} \cdot (v_{o2} - v_{o1})$$

Juntando os dois blocos, obtemos que a saída v_o é proporcional a $v_2 - v_1$, implementando assim a subtração entre os dois sinais de entrada, mas conferindo, simultaneamente, alta impedância aos dois nós de entrada e elevada rejeição de modo-comum.

$$v_o = \frac{R_2}{R_1} \cdot \left(1 + \frac{2}{A}\right) \cdot (v_2 - v_1)$$

Comparador Schmitt-trigger




Figura 12. Comparador Schmitt-trigger.

O comparador *Schmitt-triggered*, também conhecido como circuito bi-estável, difere de um comparador normal pelo facto de a sua função $v_o(v_i)$ incluir uma zona não unívoca na vizinhança da tensão de comutação, vulgarmente referida como zona de histerese, tal como é apresentado na seguinte figura.




Figura 13. Característica $v_o(v_i)$ de um comparador Schmitt-trigger.

A característica completa $v_o(v_i)$ – figura da direita – pode ser descrita pela sobreposição das outras duas, sendo a primeira válida se o AMPOP estiver inicialmente na zona de saturação negativa, e sendo válida a segunda no caso de o AMPOP estar inicialmente na zona de saturação positiva. Ou seja, a tensão de saída do comparador na zona correspondente a $V_{TL} < v_i < V_{TH}$ – zona de histerese – depende do seu estado anterior, tal como é descrito pelo sentido das setas. Os valores das tensões que delimitam a zona de histerese V_{TL} e V_{TH} dependem da relação entre as resistências R_1 e R_2 e são dados pelas seguintes equações:

$$V_{TL} = V_{SS} \cdot \frac{R_1}{R_1 + R_2} \quad \text{e} \quad V_{TH} = V_{DD} \cdot \frac{R_1}{R_1 + R_2}$$

Esta característica pode ser usada em sistemas de comunicação para evitar possíveis problemas de comutação devido à existência de ruído sobreposto com o sinal de entrada. A zona de histerese evita que aconteçam oscilações na saída do comparador provocadas por ruído que afecte o comparador na

zona em que acontece a comutação, dado que cria uma margem de protecção a esse ruído. A figura seguinte mostra a zona crítica em causa. A primeira onda representa um sinal sem ruído aplicado na entrada do comparador. A segunda onda representa a mesma entrada com ruído de alta-frequência.




Figura 14. Efeito do ruído no limiar de comutação.

A saída de um comparador normal apresentaria comutações devidas ao ruído na passagem por zero *Volt*. A utilização de um comparador *Schmitt-trigger* resolve este problema, dado que a comutação no sentido ascendente só acontece quando a tensão de entrada ultrapassa V_{TH} , ou no sentido descendente quando a tensão de entrada for inferior a V_{TL} . Ou seja, só há uma transição indesejada se o módulo do ruído for superior a $V_{TH} - V_{TL}$, esta diferença define a margem de ruído tolerada pelo comparador *Schmitt-trigger*.

O dimensionamento da zona de histerese deve ter em conta a amplitude máxima de ruído previsível, pois uma margem muito alargada introduz um atraso considerável na comutação. Este atraso é devido ao facto de a comutação não se dar durante a passagem pela tensão de comparação ($0V$), e é tanto maior quanto maiores forem as margens V_{TL} e V_{TH} .

Realimentação e estabilidade

Montagens realimentadas negativamente

A generalidade das montagens com AMPOPs está dentro deste grupo, nomeadamente as montagens de ganho, filtros activos, somador, subtrator entre outros. Nestas montagens há uma realimentação entre a saída e o terminal negativo do AMPOP, tipicamente feita utilizando uma resistência. Estes circuitos são estáveis e geralmente operam fora da região de saturação (*i.e.* na zona linear).

Montagens não realimentadas

Quando o AMPOP é usado numa montagem em que não há realimentação, tipicamente satura pelo que geralmente se reduz a um simples comparador. Existem diversas aplicações que utilizam comparadores, *e.g.* na implementação de ADCs *Flash*, onde estes são usados para comparar a tensão de entrada com um nível de referência.

Montagens realimentadas positivamente

As montagens em que os AMPOPs são realimentados positivamente, *i.e.* montagens em que há uma realimentação entre a saída e o terminal positivo do AMPOP, são geralmente instáveis. Nestas, o AMPOP opera nas zonas de saturação e, possivelmente, oscila. Os exemplos mais comuns de aplicações que tiram partido deste comportamento são os circuitos multivibradores, como o oscilador de *Wien* ou o *aestável* (ver osciladores).

Outro exemplo de realimentação positiva é o comparador *Schmitt-triggered*, apresentado anteriormente. Este circuito tem dois estados estáveis e uma zona de histerese sendo por vezes referido como circuito bi-estável.

Principais limitações dos amplificadores operacionais

Tensão de offset

Diferença de potencial aplicada à entrada do AMPOP (entre o terminal v_+ e v_-) de modo a obter uma tensão de saída igual a zero *Volt*. Esta não idealidade do AMPOP deve-se essencialmente ao desemparelhamento do par diferencial de entrada do AMPOP (ver como se faz um AMPOP).

Limitação de ganho

O valor do ganho estático (ganho à frequência zero, *i.e.* ganho DC) do AMPOP não é infinito, tipicamente varia entre 40 dB (100) e 100 dB (100000). O erro na tensão de saída associado a esta limitação é inversamente proporcional ao valor do ganho.

Largura de banda finita

A existência de capacidades parasitas nos terminais do AMPOP e nos seus nós internos faz com que, a partir de determinada frequência, (representada na figura seguinte como f_b , tipicamente entre 1 kHz e 10 MHz), o ganho do amplificador desça consideravelmente até que desce mesmo abaixo dos 0 dB . Define-se como largura de banda do AMPOP a frequência à qual o ganho é unitário, ou seja 0 dB , na figura seguinte corresponde à frequência f_t .




Figura 15. Largura de banda e ganho estático do AMPOP.

Slew-rate

Esta é uma característica não linear do AMPOP que está relacionada com a corrente máxima que o AMPOP consegue fornecer na saída. Esta limitação traduz-se na existência de um máximo para a derivada da tensão de saída em ordem ao tempo, ou seja, por um declive máximo da tensão de saída do AMPOP. Valores típicos são da ordem dos $10\text{ V}/\mu\text{s}$ a $1000\text{ V}/\mu\text{s}$. A forma mais comum de medir a *slew-rate* é observando a resposta do AMPOP em montagem seguidora a um escalão unitário. A máxima derivada da tensão de saída – na figura assinalada como SR – corresponde à *slew-rate*.




Figura 16. *Slew-rate* de um AMPOP.

Impedância de saída

Apesar de ser desejável que os AMPOPs tenham baixa impedância de saída, isso implica um elevado consumo de potência. Desta forma, geralmente são dimensionados de forma a chegar a um bom compromisso entre o valor da impedância de saída e o consumo. Sendo assim, os AMPOP comuns têm frequentemente impedâncias de saída relativamente elevadas (da ordem de $1\text{k}\Omega$ a $100\text{k}\Omega$). A escolha do AMPOP correcto para cada aplicação deve ter em conta a impedância da carga que o AMPOP vai atacar, para que a operação do AMPOP não seja prejudicada por uma impedância de carga demasiado baixa (quando comparada com a impedância de saída do AMPOP).

Efeito das limitações do AMPOP em circuitos práticos

Quando usados na construção de conversores, filtros activos, montagens de ganho, o efeito destas não idealidades, relativamente ao modelo ideal do AMPOP, é frequentemente determinante no desempenho destes sistemas. O efeito da tensão de *offset* e da limitação de ganho na generalidade das

montagens realimentadas faz-se sentir num erro na tensão de saída da ordem de grandeza da tensão de *offset* (tipicamente entre $100\mu V$ e $10mV$), e/ou da ordem de grandeza do inverso do ganho estático do AMPOP. Esta limitação determina frequentemente a resolução máxima que se pode obter (*e.g.* no caso dos conversores A/D ou D/A). Por sua vez, a limitação na largura de banda e a *slew-rate* determinam a velocidade máxima de operação do AMPOP, *i.e.* a frequência máxima dos sinais de entrada e saída ou a velocidade de comutação do amplificador. Esta não idealidade determina geralmente a velocidade máxima na implementação de conversores A/D e D/A, ou a frequência máxima de operação no caso de filtros activos e montagens de ganho.

Como se faz um AMPOP

Conceitos básicos

O AMPOP é um componente com duas entradas e uma saída (ou duas saídas no caso dos AMPOPs com saída diferencial). Idealmente, os terminais de entrada têm uma impedância muito elevada (geralmente pode considerar-se como infinita) semelhante à impedância de entrada de um voltímetro. Esta característica torna-os escolhas óbvias na construção de circuitos de interface, pois não alteram significativamente o funcionamento do circuito que estão a monitorizar. Geralmente as entradas do AMPOP são *gates* de transístores MOS, o que lhe confere correntes de entrada desprezáveis e impedâncias de entrada muito elevadas, que deste modo não carregam a saída do bloco precedente. O andar de saída do AMPOP é desenhado de forma a poder facilmente fornecer corrente sendo tipicamente dimensionado de modo a conseguir atacar os andares seguintes com o menor dispêndio de energia possível. A capacidade de fornecer corrente sem degradar os valores da tensão de saída traduz-se numa baixa impedância de saída.

O AMPOP em tecnologia bipolar

O AMPOP pode ser realizado em várias tecnologias e arquitecturas. A estrutura básica de um amplificador operacional de um andar, tal como é representado na seguinte figura, deriva do par diferencial, que é composto por dois transístores com os emissores ligados.




Figura 17. Par diferencial em tecnologia bipolar.




Figura 18. Característica de corrente de um par diferencial bipolar.

O seu funcionamento é bastante simples e consiste basicamente numa fonte de corrente constante I cuja corrente é conduzida para o ramo da direita ou para o ramo da esquerda em função da diferença entre o potencial de cada uma das entradas v_{i+} e v_{i-} e o nó comum aos transístores do par diferencial Q_+ e Q_- . Para diferenças de tensão entre v_{i+} e v_{i-} superiores $4 \cdot V_T$ (aproximadamente 100mV) a corrente tende quase totalmente para um dos lados, como se deduz da característica de corrente representada na figura anterior. Nesta figura o eixo vertical representa as correntes i_+ e i_- normalizadas (*i.e.* divididas pelo valor máximo da corrente I) e o eixo horizontal representa a diferença de tensão $v_{i+} - v_{i-}$ dividida por V_T . Estas características podem ser deduzidas a partir da corrente de colector dos transístores bipolares do par diferencial de entrada, dada por:

$$i_{C+} = I_S \cdot \ell \frac{v_{BE+}}{V_T} \quad \text{e} \quad i_{C-} = I_S \cdot \ell \frac{v_{BE-}}{V_T}$$

A lei dos nós aplicada ao nó que une os dois emissores do par diferencial implica que

$$I = i_{E+} + i_{E-}$$

Dado que

$$i_C = \alpha_F \cdot i_E \quad \text{e que} \quad v_i = v_{BE+} - v_{BE-}$$

resulta

$$I = \frac{i_{C+}}{\alpha_F} + \frac{i_{C-}}{\alpha_F} = \frac{i_{C+}}{\alpha_F} + \frac{I_S}{\alpha_F} \ell \frac{v_{BE-}}{V_T} \quad \Rightarrow \quad I = \frac{i_{C+}}{\alpha_F} + \frac{I_S}{\alpha_F} \ell \frac{v_{BE+} - v_i}{V_T} \quad \Rightarrow$$

$$\alpha_F \cdot I = i_{C_+} + i_{C_+} \cdot \ell \frac{v_i}{v_T} \quad \Rightarrow \quad \alpha_F \cdot I = i_{C_+} \left(1 + \ell \frac{v_i}{v_T} \right)$$

pelo que as correntes i_{C_+} e i_{C_-} são dadas por:

$$i_{C_+} = \frac{I \cdot \alpha_F}{\left(1 + \ell \frac{v_i}{v_T} \right)} \quad \text{e} \quad i_{C_-} = \frac{I \cdot \alpha_F}{\left(1 + \ell \frac{v_i}{v_T} \right)}$$

Estas duas expressões descrevem o comportamento das características ilustradas na Figura 18 (note-se que $\alpha_F \approx 1$). Por sua vez, a tensão diferencial de saída é dada por $v_O = v_{O_+} - v_{O_-}$, ou seja:

$$v_O = (V_{CC} - R_C \cdot i_{C_-}) - (V_{CC} - R_C \cdot i_{C_+}) \quad \Rightarrow \quad v_O = (-R_C \cdot i_{C_-}) - (-R_C \cdot i_{C_+}) \quad \Rightarrow$$

$$v_O = -R_C \cdot \left(\frac{I \cdot \alpha_F}{\left(1 + \ell \frac{v_i}{v_T} \right)} - \frac{I \cdot \alpha_F}{\left(1 + \ell \frac{v_i}{v_T} \right)} \right) = -I \cdot \alpha_F \cdot R_C \cdot \frac{\left(1 + \ell \frac{v_i}{v_T} \right) - \left(1 + \ell \frac{v_i}{v_T} \right)}{\left(1 + \ell \frac{v_i}{v_T} \right) \cdot \left(1 + \ell \frac{v_i}{v_T} \right)}$$

Assim,

$$v_O = \alpha_F \cdot R_C \cdot I \cdot \frac{\ell \frac{v_i}{v_T} - \ell \frac{v_i}{v_T}}{\ell \frac{v_i}{v_T} + 2 + \ell \frac{v_i}{v_T}} = \alpha_F \cdot R_C \cdot I \cdot \frac{\left(\ell \frac{v_i}{2v_T} + \ell \frac{v_i}{2v_T} \right) \cdot \left(\ell \frac{v_i}{2v_T} - \ell \frac{v_i}{2v_T} \right)}{\left(\ell \frac{v_i}{2v_T} + \ell \frac{v_i}{2v_T} \right)^2} \quad \Rightarrow$$

usando a definição de tangente hiperbólica, dada por $\tanh(x) = \frac{\ell^x - \ell^{-x}}{\ell^x + \ell^{-x}}$, temos que:

$$v_O = \alpha_F \cdot R_C \cdot I_E \cdot \frac{\ell \frac{v_i}{2v_T} - \ell \frac{v_i}{2v_T}}{\ell \frac{v_i}{2v_T} + \ell \frac{v_i}{2v_T}} = \alpha_F \cdot R_C \cdot I_E \cdot \tanh\left(\frac{v_i}{2v_T} \right)$$

A figura seguinte ilustra este comportamento da tensão diferencial de saída em função da tensão diferencial de entrada, para o par diferencial em tecnologia bipolar.




Figura 19. Característica $v_o(v_i)$ de um par diferencial bipolar.

O AMPOP em tecnologia MOS

O par diferencial em tecnologia MOS contém dois transístores NMOS com as *sources* ligadas em vez de TJBs mas pode ser analisado de forma semelhante, e apresenta uma característica idêntica.




Figura 20. Par diferencial em tecnologia MOS.




Figura 21. Característica de corrente de um par diferencial MOS.

Também neste caso o AMPOP é implementado utilizando uma fonte de corrente constante I cuja corrente é conduzida para um ou outro ramo consoante a diferença de potencial entre as entradas v_{i+} e v_{i-} do par diferencial composto pelos transístores Q_1 e Q_2 . Para diferenças de tensão entre v_{i+} e v_{i-} superiores à tensão de *overdrive* $V_{GS} - V_T$ a corrente passa quase na totalidade pelo ramo cuja tensão v_{gs} for maior, tal como é visível na característica de corrente representada na figura anterior. O eixo vertical representa as correntes i_{D+} e i_{D-} normalizadas e o eixo horizontal representa a tensão de entrada $v_{i+} - v_{i-}$ dividida pela tensão $V_{GS} - V_T$.

Estas características podem ser deduzidas a partir da corrente de dreno dos transístores NMOS do par diferencial, dada por:

$$i_{d_+} = k \cdot (v_{gs_+} - V_t)^2 \quad \text{e} \quad i_{d_-} = k \cdot (v_{gs_-} - V_t)^2$$

em que $k = \frac{k_n}{2} \cdot \frac{W}{L}$ para ambos os transístores.

A lei dos nós aplicada ao nó que une os dois transístores do par diferencial impõe que

$$I = i_{d_+} + i_{d_-}$$

Dado que

$$v_i = v_{gs_+} - v_{gs_-}$$

resulta

$$I = i_{d_+} + k \cdot (v_{gs_-} - V_t)^2 \quad \Rightarrow \quad I = i_{d_+} + k \cdot (v_{gs_+} - v_i - V_t)^2$$

peço que as correntes i_{d_+} e i_{d_-} são dadas por:

$$I = 2 \cdot i_{d_+} - 2k \cdot (v_{gs_+} - V_t) \cdot v_i + k \cdot v_i^2 \quad \Rightarrow \quad 0 = i_{d_+} - v_i \cdot \sqrt{k} \cdot \sqrt{i_{d_+}} + \frac{k \cdot v_i^2 - I}{2} \quad \Rightarrow$$

Aplicando a fórmula resolvente temos que:

$$\sqrt{i_{d_+}} = \frac{v_i}{2} \sqrt{k} \pm \sqrt{\frac{k \cdot v_i^2}{4} - \frac{k \cdot v_i^2 - I}{2}} \quad \Rightarrow \quad \sqrt{i_{d_+}} = \frac{v_i}{2} \sqrt{k} \pm \sqrt{\frac{I}{2} - \frac{k \cdot v_i^2}{4}}$$

$$i_{d_+} = \frac{v_i^2}{4} k + \frac{I}{2} - \frac{k \cdot v_i^2}{4} \pm v_i \cdot \sqrt{k} \cdot \sqrt{\frac{I}{2} - \frac{k \cdot v_i^2}{4}} \quad \Rightarrow \quad i_{d_+} = \frac{I}{2} \pm v_i \cdot \sqrt{k} \cdot \sqrt{\frac{I}{2} - \frac{k \cdot v_i^2}{4}}$$

de forma análoga temos que a corrente i_{d_-} é dada por:

$$i_{d_-} = \frac{I}{2} \mp v_i \cdot \sqrt{k} \cdot \sqrt{\frac{I}{2} - \frac{k \cdot v_i^2}{4}}$$

Os valores de v_i correspondentes ao desequilíbrio total para cada um dos lados, ou seja os valores de v_i para os quais $i_{d_+} = 0$ ou $i_{d_+} = I$ correspondem a:

$$\frac{I^2}{4 \cdot v_i^2 \cdot k} = \frac{I}{2} - \frac{k \cdot v_i^2}{4} \quad \Rightarrow \quad 0 = I^2 - 2 \cdot I \cdot v_i^2 \cdot k + v_i^4 \cdot k^2$$

$$0 = (I - v_i^2 \cdot k)^2 \quad \Rightarrow \quad v_i = \pm \sqrt{\frac{I}{k}}$$

Este valor de v_i pode ser expresso em função de V_{GS} ou de $V_{GS_{Total}}$, correspondentes respectivamente à situação de equilíbrio em que $i_{d_+} = i_{d_-} = \frac{I}{2}$ e $v_{gs_+} = v_{gs_-} = V_{GS}$, ou à situação de desequilíbrio total para um dos ramos, em que $I = i_{d_+} = k \cdot (V_{GS_{Total}} - V_t)^2$. Assim resulta que:

$$v_i = \pm \sqrt{\frac{2 \cdot k \cdot (V_{GS} - V_t)^2}{k}} = \pm \sqrt{2} \cdot (V_{GS} - V_t) \quad \text{ou} \quad v_i = \pm \sqrt{\frac{k \cdot (V_{GS_{Total}} - V_t)^2}{k}} = \pm (V_{GS_{Total}} - V_t)$$

As correntes i_{d_+} e i_{d_-} descrevem o comportamento das características ilustradas na Figura 21. Nesta figura a escala horizontal está normalizada em função da tensão $(V_{GS} - V_t)$ correspondente à tensão de *overdrive* de ambos os transístores na situação de equilíbrio. Assim, tal como foi deduzido, para valores de $v_i \geq \sqrt{2} \cdot (V_{GS} - V_t)$ a corrente passa toda pelo ramo da direita, de forma análoga, para $v_i \leq -\sqrt{2} \cdot (V_{GS} - V_t)$ a corrente passa toda pelo ramo da esquerda.

Por sua vez, a tensão diferencial de saída é dada por $v_o = v_{o_+} - v_{o_-}$, ou seja:

$$v_o = (V_{DD} - R_D \cdot i_{d_-}) - (V_{DD} - R_D \cdot i_{d_+}) \quad \Rightarrow \quad v_o = -R_D \cdot (i_{d_+} - i_{d_-})$$

$$v_o = -R_D \cdot \left(\frac{I}{2} \pm v_i \cdot \sqrt{k} \cdot \sqrt{\frac{I}{2} - \frac{k \cdot v_i^2}{4}} - \frac{I}{2} \pm v_i \cdot \sqrt{k} \cdot \sqrt{\frac{I}{2} - \frac{k \cdot v_i^2}{4}} \right) \quad \Rightarrow$$

assim, para $|v_i| \leq \sqrt{2} \cdot (V_{GS} - V_t)$, ou seja para $|v_i| \leq \sqrt{\frac{I}{k}}$, a tensão de saída é dada por:

$$v_o = v_i \cdot R_D \cdot \sqrt{2k \cdot I - k^2 \cdot v_i^2}$$

Para valores de $v_i \geq \sqrt{2} \cdot (V_{GS} - V_t)$ a tensão de saída $v_o = R_D \cdot I$, e de forma análoga, para $v_i \leq -\sqrt{2} \cdot (V_{GS} - V_t)$ a tensão de saída é dada por $v_o = -R_D \cdot I$. A figura seguinte ilustra este comportamento da tensão diferencial de saída em função da tensão diferencial de entrada, para o par diferencial em tecnologia MOS.




Figura 22. Característica $v_o(v_i)$ de um par diferencial MOS.

Carga activa ou carga passiva

Quer em tecnologia CMOS como em tecnologia bipolar, as resistências R_C são geralmente implementadas com componentes activos, nomeadamente por espelhos de corrente, feitos com transístores PMOS ou transístores *pnp* respectivamente. Este tipo de configuração é geralmente referido como carga activa e é apresentado mais à frente. A configuração apresentada nos dois exemplos anteriores é uma carga passiva.

Tensão de saída

Analisemos agora a tensão de saída em qualquer dos circuitos apresentados. Para valores de v_{i+} muito superiores a v_i , a junção de emissor/*source* do transístor Q_2 está polarizada directamente pelo que este transístor está em condução – zona activa. Consequentemente, a junção de emissor/*source* do transístor Q_1 está polarizada inversamente, pelo que o transístor Q_1 está cortado. Assim a corrente passa (quase) totalmente pelo ramo da direita, e portanto a queda de tensão na resistência R_C é máxima e v_{o2} terá o seu valor mínimo (próximo da tensão de alimentação negativa). Por outro lado, a corrente no ramo da esquerda será quase nula e portanto v_{o1} será aproximadamente igual à tensão de alimentação positiva.

Reciprocamente, para valores de v_{i+} muito inferiores a v_i , a junção de emissor/*source* do transístor Q_1 está polarizada directamente pelo que este transístor está em condução, e a junção de emissor/*source* do transístor Q_2 está polarizada inversamente, o transístor Q_2 está portanto cortado. Assim a corrente passa (quase) totalmente pelo ramo da esquerda pelo que a queda de tensão na resistência R_C é máxima e v_{o1} terá o seu valor mínimo (geralmente pode atingir valores próximos da tensão de alimentação negativa), enquanto que a corrente no ramo da direita será quase nula, portanto v_{o2} será aproximadamente igual à tensão de alimentação positiva.

Considerando a situação intermédia, em que $v_{i+} = v_i$, o circuito está em equilíbrio, e teoricamente a corrente fornecida pela fonte de corrente divide-se igualmente pelos dois ramos do circuito, que estão

portanto ambos a conduzir. O circuito é tipicamente desenhado para que nesta situação as tensões v_{o1} e v_{o2} sejam ambas iguais a $0V$. Estas três situações estão representadas nas características $v_{o1}(v_i)$ e $v_{o2}(v_i)$ que resumem o comportamento das tensões de saída num amplificador implementado em tecnologia bipolar ou em tecnologia MOS (em que se considera que $v_i = v_{i+} - v_{i-}$).




Figura 23. Características $v_{o1}(v_i)$ e $v_{o2}(v_i)$ de um amplificador em tecnologia bipolar.




Figura 24. Características $v_{o1}(v_i)$ e $v_{o2}(v_i)$ de um amplificador em tecnologia MOS.

Assim, facilmente se conclui que a saída v_{o1} pode ser usada como saída do AMPOP quer em tecnologia bipolar quer em tecnologia MOS. A saída v_{o2} tem o comportamento oposto – simétrico – ao da saída v_{o1} e pode ser aproveitada como saída negativa do AMPOP para realizar AMPOPs com saída diferencial.

AMPOPs com saída diferencial

Uma técnica muito utilizada é a de aproveitar a saída simétrica como uma segunda saída do AMPOP e considerar que a saída do AMPOP é diferencial, ou seja, $v_o = v_{o1} - v_{o2}$. Esta técnica é frequentemente utilizada em filtros activos e tem diversas vantagens relativamente à utilização de apenas uma das saídas. A figura seguinte representa a função de $v_o(v_i)$ que se obtém com esta configuração, tanto em tecnologia bipolar como em tecnologia MOS.




Figura 25. Característica $v_o(v_i)$ de um AMPOP com saída diferencial em tecnologia bipolar.




Figura 26. Característica $v_o(v_i)$ de um AMPOP com saída diferencial em tecnologia MOS.

AMPOP com carga activa em tecnologia bipolar

Um AMPOP de um andar em tecnologia bipolar com carga activa pode ser realizado utilizando como carga (em vez das resistências R_C) o espelho de corrente constituído pelos transístores Q_3 e Q_4 , como se representa na figura seguinte.




Figura 27. Amplificador de um andar com carga activa em tecnologia bipolar.




Figura 28. Característica $v_o(v_i)$ de um amplificador com carga activa em tecnologia bipolar.

A funcionalidade do AMPOP é semelhante à do mesmo circuito com carga passiva como se observa na característica $v_o(v_i)$ apresentada. A corrente em cada ramo, bem como o estado dos transístores do par diferencial de entrada, têm um comportamento equivalente aos que foram apresentados anteriormente para o AMPOP com carga passiva.

AMPOP com carga activa em tecnologia MOS

O AMPOP de um andar com carga activa em tecnologia MOS é conceptualmente semelhante ao seu equivalente com carga passiva. O espelho de corrente formado pelos transístores Q_3 e Q_4 substitui também neste caso as resistências R_C como se pode ver na seguinte figura.




Figura 29. Amplificador de um andar com carga activa em tecnologia MOS.




Figura 30. Característica $v_o(v_i)$ de um amplificador com carga activa em tecnologia MOS.

A característica $v_o(v_i)$ do AMPOP tem um comportamento semelhante à do circuito com carga passiva. As considerações feitas nos circuitos anteriores sobre a corrente e o estado dos transístores do par diferencial são igualmente válidas para este circuito.

AMPOP com par diferencial PMOS

Embora todos os AMPOPs apresentados até aqui sejam realizados à custa de um par diferencial *npn* ou NMOS, o mesmo tipo de comportamento pode ser conseguido a partir de um par diferencial *pnp* ou PMOS, que são aliás bastante mais comuns que os anteriores. Deste modo, a fonte de corrente está colocada no topo do circuito e a carga (passiva ou activa) está na parte inferior do circuito. Para facilitar a comparação apresenta-se o circuito dual do que foi apresentado na figura anterior, ou seja, um amplificador de um andar com par diferencial PMOS e carga activa em tecnologia CMOS.




Figura 31. Amplificador de um andar com par diferencial PMOS.




Figura 32. Característica $v_o(v_i)$ de um amplificador com par diferencial PMOS.

A corrente nos ramos do AMPOP divide-se de acordo com a polarização dos transístores Q_1 e Q_2 de uma forma recíproca à que foi analisada no caso anterior. De reparar também que a característica $v_o(v_i)$ deste circuito é praticamente igual à do circuito anterior.

AMPOP de dois andares

O facto de os AMPOPs com um andar apresentarem um ganho estático relativamente baixo leva a que frequentemente se opte por realizar AMPOPs de dois andares. Tipicamente isto é conseguido acrescentado uma montagem de emissor/source comum (transístor Q_6) na saída de um AMPOP de um andar como pode ser observado no circuito seguinte. Os transístores Q_8 , Q_5 e Q_7 são fontes de corrente que copiam a corrente de referencia I_{ref} . A resistência R e o condensador C_C (geralmente referidos como compensação de *Miller*) são utilizados para assegurar a estabilidade do AMPOP.




Figura 33. Amplificador de dois andares em tecnologia CMOS.

O ganho de um amplificador de dois andares é o que resulta da ligação em cascata de um AMPOP de um andar com o ganho da montagem de emissor/source comum, pelo que é dado pelo produto dos ganhos de cada andar. Da mesma forma, os pólos do AMPOP de dois andares resultam da sobreposição dos pólos de cada um dos andares de amplificação. A figura seguinte ilustra a função de transferência típica de um AMPOP de dois andares.




Figura 34. Amplificador de dois andares em tecnologia CMOS.

A proximidade entre os pólos de cada andar pode provocar que o AMPOP se torne instável. Isto dá-se quando o ganho A , à frequência em que a fase ϕ vale -180° , é superior a 0 dB . A instabilidade do

AMPOP deve-se ao facto de a essa frequência o AMPOP apresentar um ganho negativo, correspondente à inversão da fase, e conseqüentemente ao facto de uma montagem com realimentação negativa se comportar, a essa frequência, como uma montagem de realimentação positiva.

Margem de ganho e margem de fase

Os conceitos de *margem de fase* e de *margem de ganho* são definidos para caracterizar a estabilidade de um amplificador. Estas margens reflectem a distância relativa a que o AMPOP está de uma situação de instabilidade.

- Margem de fase – é definida como a distância entre a fase ϕ e -180° , para a frequência em que o ganho A , é unitário, ou seja 0 dB .

$$MF = \phi(f_{A=0dB}) + 180^\circ \quad [^\circ]$$

- Margem de ganho – é definida como a distância entre o ganho A e 0 dB , para a frequência em que a fase ϕ é igual a -180° .

$$MG = 0 - A(f_{\phi=-180^\circ}) \quad [\text{dB}]$$

Osciladores

Os circuitos osciladores são circuitos de importância vital em sistemas de telecomunicações, nomeadamente para a implementação de moduladores e desmoduladores em diversos tipos de aplicações (e.g. comunicações móveis, redes de transmissão e recepção de dados, emissores e receptores de rádio e televisão, etc.). Existem diversas estruturas alternativas para a realização de osciladores quer em componentes discretos quer como blocos dentro de circuitos integrados. As estruturas estudadas de seguida são os circuitos básicos para realizar a maioria dos osciladores disponíveis. Nestes contextos é também muito comum associarem-se a malhas de captura de fase, nomeadamente para a implementação de sintetizadores de frequências ou circuitos de recuperação de relógio ou portadora (ver malhas de captura de fase).

Oscilador em Anel

O oscilador em anel é um circuito constituído por N (sendo N um número ímpar) inversores montados em cascata, em que a saída do último inversor é realimentada para a entrada do primeiro. A figura seguinte representa um oscilador em anel com $N=3$.




Figura 35. Oscilador em anel.

O facto de o número de inversores ser ímpar garante que seja qual for a sua situação inicial, o circuito tende para um regime oscilatório (pois o nível lógico inicial na entrada do primeiro inversor é contrariado quando se propagar até à saída do último inversor). Tipicamente os inversores usados num oscilador em anel são todos iguais, e o tempo de comutação de cada um depende da sua impedância de saída e da capacidade de entrada do inversor seguinte. A tensão de comutação da porta lógicas, e consequentemente, a definição das gamas de tensão correspondentes aos níveis lógicos *HIGH* e *LOW*, nomeadamente as tensões V_{OH} , V_{IH} e V_{OL} , V_{IL} (ver famílias lógicas) têm um papel determinante na definição dos tempos de propagação (t_{PHL} e t_{PLH}) e no comportamento deste circuito. Assim, após um regime inicial de arranque, em que os níveis lógicos não estão ainda bem definidos, o sistema entra em ciclo com um período $2 \cdot N$ vezes superior ao tempo individual de comutação (ou tempo de propagação) de cada porta lógica. O comportamento da evolução temporal das tensões v_1 , v_2 e v_3 pode ser representado graficamente pela figura seguinte.




Figura 36. Evolução temporal das tensões no oscilador em anel.

Esta é uma representação simplificada das tensões na saída de cada inversor. Na realidade, a comutação entre níveis lógicos é geralmente uma resposta de 1ª ordem (ou 2ª ordem) a um escalão. Assim sendo, a tensão em qualquer dos nós do circuito pode ser analisada como uma carga ou descarga exponencial semelhante às representadas nas figuras seguintes.




Figura 37. Comutação de *Low* para *High*.




Figura 38. Comutação de *High* para *Low*.

Os transístores MOS nas figuras representam os transístores de saída de uma porta lógica, que estão activos para impor o nível na saída (*LOW* e *HIGH* respectivamente) e que atacam a capacidade parasita da porta lógica seguinte (ver famílias lógicas). A capacidade parasita de entrada da porta lógica seguinte – representada na figura pela capacidade C – é geralmente muito pequena (actualmente em tecnologia CMOS é da ordem de 10^{-15}F) e a impedância de saída das portas lógicas é baixa o que leva a valores da constante de carga τ muito baixos, e consequentemente a frequências de oscilação muito elevadas. Na figura seguinte está representada a evolução das tensões de saída v_1 , v_2 e v_3 respectivamente, partindo do princípio que estas têm um comportamento de 1ª ordem (cargas e descargas exponenciais). São visíveis na representação a fase transitória inicial e a subsequente estabilização do regime oscilatório do oscilador em anel. Considerou-se neste caso que tensões superiores a $V_{dd}/2$ são interpretadas como nível lógico *HIGH* e que tensões inferiores a $V_{dd}/2$ correspondem ao nível lógico *LOW*.




Figura 39. Evolução temporal das tensões no oscilador em anel (aproximação de 1ª ordem).

Este circuito permite implementar osciladores de muito alta-frequência (e.g. 1 GHz a 20 GHz), permitindo também a construção de fases parciais com facilidade. No entanto, as variações de fabrico têm um efeito muito forte no valor da capacidade parasita de entrada e da impedância de saída das portas lógicas, bem como na definição dos valores de V_{OH} , V_{IH} , V_{OL} e V_{IL} , pelo que a precisão e exactidão da frequência de oscilação são muito fracas. Este facto limita fortemente o campo de aplicações deste oscilador. As principais vantagens deste circuito são a possibilidade de gerar frequências elevadas e a simplicidade de integração em circuito integrado sem necessidades de componentes externos.

Oscilador de Pierce




Figura 40. Oscilador de Pierce.

O oscilador de *Pierce* também tem por base um inversor cuja saída é realimentada para a entrada. No entanto, neste circuito a frequência de oscilação é determinada pela frequência de ressonância do cristal e não por componentes resistivos e capacitivos. Esta é aliás a sua grande vantagem, dado que a exactidão possível de atingir com um cristal é muito elevada (quer devido ao baixo erro na definição do valor nominal da frequência de oscilação como na sua variação devido a factores exteriores, e.g. temperatura, humidade, etc.).

Os componentes adicionais servem apenas para garantir o arranque e funcionamento oscilatório na zona de interesse. A resistência R_f polariza o inversor numa zona de ganho elevado, enquanto que R_I e C_I fazem um filtro passa-baixo para evitar que o circuito oscile numa das harmónicas do sinal.

Os osciladores de cristal são, de longe, os osciladores mais precisos, e tem apenas como desvantagem o facto de o componente de cristal não poder ser facilmente integrado dentro de um *chip* juntamente com outros blocos, o que aumenta significativamente o seu peso no custo dos sistemas que o usam.

O modelo equivalente de um cristal é relativamente complexo. As figuras seguintes mostram a representação simbólica e um modelo simplificado de um cristal piezoeléctrico, juntamente com a equação que descreve a sua impedância equivalente e o gráfico da impedância em função da frequência angular correspondente. Os valores de L , r , C_s e C_p correspondem às dimensões físicas do cristal (em que r é tipicamente desprezável).




Figura 41. Representação simbólica e modelo equivalente de um cristal.




Figura 42. impedância equivalente de um cristal em função da frequência.

São visíveis no gráfico da direita duas zona de ressonância do cristal: ω_s onde a impedância é nula; e ω_p onde a impedância é infinita (quer seja indutiva $+\infty$, quer seja capacitiva $-\infty$). A frequência angular de oscilação do circuito corresponde à frequência ω_s .

Por vezes é utilizada uma das harmónicas do sinal gerado pelo cristal (usando um filtro passa-alto ou passa-banda) de modo a obter frequências de oscilação mais elevadas, pois tipicamente as dimensões físicas do cristal limitam a frequência da fundamental a uma gama entre os 10kHz e os 100MHz.

Multivibrador Aestável

O multivibrador aestável pode ser realizado a partir de um circuito bi-estável (comparador *Schmitt-trigger*) realimentado através de um filtro passa-baixo.




Figura 43. Multivibrador aestável.

Tal como no acontece no *Schmitt-trigger*, também neste circuito o amplificador operacional funciona alternadamente na zona de saturação negativa e na zona de saturação positiva. Assim, considerando $R_1=R_2$ temos que $v_+ = v_o \cdot R_1/(R_1+R_2) = v_o/2$, de modo que o terminal positivo do AMPOP tem uma tensão igual a metade da tensão de saída. Sendo a tensão de saída constante e igual a V_{DD} ou V_{SS} , a malha R - C irá carregar/descarregar com um comportamento exponencial. O comportamento do circuito pode ser dividido em três fases distintas: arranque, descarga e carga:

Fase 1: Arranque

Supondo que a saída começa por saturar positivamente, temos que v_o tem uma tensão igual a V_{DD} e a tensão em v_+ é $V_{DD}/2$. Assumindo que o condensador C está inicialmente descarregado, i.e. $V_C(0)=0$, este irá carregar exponencialmente com uma constante de carga $\tau = RC$, tal como é descrito nas equações seguintes, até que v_- seja maior que v_+ (sendo $v_c=v_-$)

$$\begin{cases} i = C \cdot \frac{\partial v_C}{\partial t} \\ V_{DD} = R \cdot i + v_C \end{cases} \Rightarrow V_{DD} = RC \cdot \frac{\partial v_C}{\partial t} + v_C \quad \text{e} \quad v_C(0) = 0V$$
$$\Rightarrow v_C = V_{DD} \cdot \left(1 - e^{-\frac{t}{RC}} \right)$$

Neste instante, a que podemos chamar t_1 , temos que:

$$\frac{V_{DD}}{2} = V_{DD} \cdot \left(1 - e^{-\frac{t}{RC}} \right) \Rightarrow t_1 = RC \cdot \ln(2)$$

Fase 2: Descarga

O amplificador passa a ter $v_+ < v_-$, e portanto passa a operar na zona de saturação negativa. Assim, a tensão v_+ será igual a $V_{SS}/2$ e o condensador irá carregar em sentido contrário. Como a tensão aos terminais do condensador não pode variar instantaneamente v_c mantém o valor $V_{DD}/2$ no instante de transição entre a fase 1 e a fase 2, ou seja, $V_C(0)=V_{DD}/2$.

$$\begin{cases} i = C \cdot \frac{\partial v_C}{\partial t} \\ V_{SS} = R \cdot i + v_C \end{cases} \Rightarrow V_{SS} = RC \cdot \frac{\partial v_C}{\partial t} + v_C \quad \text{e} \quad v_C(0) = \frac{V_{DD}}{2}$$
$$\Rightarrow v_C = V_{SS} + \left(\frac{V_{DD}}{2} - V_{SS} \right) \cdot e^{-\frac{t}{RC}}$$

Esta equação descreve o comportamento do circuito enquanto v_+ for menor que v_- , ou seja até que v_- atinja $V_{SS}/2$. Podemos chamar t_2 à duração desta fase, cujo valor é dado pela seguinte equação (assumindo $V_{DD} = -V_{SS}$):

$$\frac{V_{SS}}{2} = V_{SS} + \left(\frac{V_{DD}}{2} - V_{SS} \right) \cdot e^{-\frac{t_2}{RC}} \Rightarrow t_2 = RC \cdot \ln(3)$$

Fase 3: Carga

O amplificador volta a ter $v_+ > v_-$, e portanto passa à zona de saturação positiva. Assim, a tensão v_+ será igual $V_{DD}/2$ e o condensador irá carregar novamente em sentido contrário. Como a tensão aos terminais do condensador não pode variar instantaneamente v_c mantém o valor $V_{SS}/2$ no instante inicial desta fase.

$$\begin{cases} i = C \cdot \frac{\partial v_C}{\partial t} \\ V_{DD} = R \cdot i + v_C \end{cases} \Rightarrow V_{DD} = RC \cdot \frac{\partial v_C}{\partial t} + v_C \quad \text{e} \quad v_C(0) = \frac{V_{SS}}{2}$$
$$\Rightarrow v_C = V_{DD} + \left(\frac{V_{SS}}{2} - V_{DD} \right) \cdot e^{-\frac{t}{RC}}$$

O comportamento do circuito nesta fase é descrito por esta equação, que é válida até que v_- seja maior que v_+ . A duração da fase 3, a que chamamos t_3 , é dada por (assumindo novamente que $V_{DD} = -V_{SS}$):

$$\frac{V_{DD}}{2} = V_{DD} + \left(\frac{V_{SS}}{2} - V_{DD} \right) \cdot e^{-\frac{t_3}{RC}} \Rightarrow t_3 = RC \cdot \ln(3)$$

Finalmente, o comportamento torna-se cíclico, dado que se repetem as condições da fase 2. O período da oscilação pode ser calculado somando os tempos t_2 e t_3 , sendo dado pela seguinte expressão:

$$T = t_2 + t_3 \quad \Rightarrow \quad T = 2 \cdot RC \cdot \ln(3)$$

A frequência de oscilação pode deste modo ser estabelecida tanto à custa da resistência R como do condensador C , pelo que tipicamente o problema tem um grau de liberdade. A figura seguinte representa a evolução temporal das tensões nos nós v_o , v_+ e v_- respectivamente:




Figura 44. Evolução temporal das tensões no multivibrador astável.

Multivibrador Astável CMOS

O multivibrador astável implementado em tecnologia CMOS pode ser feito com dois inversores (neste caso implementados com portas lógicas NOR), em que a saída do último inversor é realimentada para a entrada através de um filtro passa-alto (ver filtros contínuos).




Figura 45. Multivibrador astável CMOS.

Apesar de ter um funcionamento diferente do oscilador precedente, as equações diferenciais que resultam da análise do circuito são semelhantes às que foram deduzidas anteriormente. A figura

seguinte é um esboço da evolução das tensões v_{o2} , v_{o1} e v_{i1} do oscilador ao longo do tempo. Na representação de v_{i1} assume-se que a entrada da porta lógica G_1 tem diodos de protecção, que impedem que esta tensão exceda 5V, ou que a mesma seja inferior a 0V.




Figura 46. Evolução temporal das tensões no multivibrador astável CMOS.

PLLs e sintetizadores de frequência

Malha de Captura de Fase




Figura 47. Malha de captura de fase.

Uma malha de captura de fase tal como é apresentada na figura, é composta por um detector de fase (neste caso implementado por uma porta EXOR), por um filtro passa-baixas e por um oscilador controlado por tensão (VCO – *voltage controlled oscillator*). O VCO é um oscilador controlado por tensão, cuja função é gerar uma onda quadrada com uma frequência de oscilação proporcional à tensão de entrada. A onda à saída do circuito f_o é comparada com a onda de entrada f_i pelo detector de fase, que gera uma onda rectangular cujo valor médio (ou *duty-cycle*) é mínimo quando os sinais f_i e f_o estão em fase e têm a mesma frequência. O filtro passa-baixas é utilizado para obter este valor médio (ver filtros contínuos). A saída do filtro v_i fornece esse valor médio ao VCO, que o utiliza para saber se deve aumentar ou diminuir a frequência de oscilação, fechando assim a malha. Considera-se que a malha captura a fase da onda de entrada quando é atingido e mantido o equilíbrio entre f_i e a onda de saída f_o , ou seja, quando é gerado na saída um sinal com uma frequência idêntica e em fase com sinal de entrada. A malha de captura de fase é muitas vezes referida simplesmente como PLL – *Phase Locked Loop*.

Sintetizador de frequências

Um sintetizador de frequências tem um funcionamento muito semelhante à malha de captura de fase. Além do PLL, o circuito é composto por dois contadores, um na malha de realimentação e outro à entrada.




Figura 48. Sintetizador de frequências.

Os contadores são circuitos digitais simples que são usados em sintetizadores de frequências como divisores de frequência. Isto porque a frequência da onda de saída de um contador $1:M$ – também referido como módulo M – é M vezes inferior à frequência da onda à sua entrada. Seguindo o mesmo raciocínio que foi seguido para o PLL, facilmente se conclui que o circuito irá estabilizar quando as ondas à entrada do EXOR f_x e f_o/M forem iguais e estiverem em fase. Assim, como $f_x = f_i/N$ temos que:

$$\frac{f_i}{N} = f_x = \frac{f_o}{M} \quad \Leftrightarrow \quad f_o = M \cdot \frac{f_i}{N}$$

Os números inteiros M e N podem portanto ser dimensionados de forma a gerar uma frequência de saída igual à frequência de entrada multiplicada por um número racional. Este circuito é por vezes usado como multiplicador de frequência para gerar sinais de relógio de alta frequência.

Uma configuração alternativa é a de colocar o divisor $1:N$ depois da malha, ou seja à saída do sintetizador. Este circuito permite gerar um sinal de saída de baixa frequência relativamente à frequência de operação da malha.




Figura 49. Sintetizador de frequências alternativo.

Neste caso, o PLL estabiliza quando as ondas à entrada do detector de fase f_i e f_x/M têm a mesma frequência e estão em fase. Ou seja, quando:

$$\left\{ \begin{array}{l} \frac{f_x}{M} = f_i \\ f_o = \frac{f_x}{N} \end{array} \right. \quad \Leftrightarrow \quad f_o = M \cdot \frac{f_i}{N}$$

O resultado é idêntico ao que foi obtido com o circuito anterior, e também neste caso os números inteiros M e N podem ser dimensionados de forma a gerar a frequência desejada.

Multiplicador de Gilbert

Multiplicador de Gilbert de dois quadrantes

A realização de circuitos de modulação de sinal é uma das principais aplicações dos circuitos osciladores. Na sua implementação, os moduladores e desmoduladores AM/FM entre outros, requerem geralmente a utilização de um multiplicador analógico. A célula de Gilbert é o bloco mais utilizado para realizar esta operação. O multiplicador de dois quadrantes em tecnologia bipolar está representado na figura seguinte:




Figura 50. Multiplicador de Gilbert de dois quadrantes em tecnologia bipolar.

Este circuito tem por base um amplificador de um andar, em que a fonte de corrente fixa é substituída por uma fonte de corrente variável. Assim, o valor da corrente que polariza o par diferencial passa a depender de um segundo sinal de entrada v_2 . Esta relação é aproximadamente linear desde que a componente DC do sinal seja superior à tensão de *threshold* dos transístores do espelho de corrente composto pelos transístores Q_3 e Q_4 , dado que neste caso depende apenas do valor da resistência R . Esta limitação impõe que o sinal v_2 seja sempre positivo ao longo do tempo (e sempre superior a uma determinada componente DC), apesar de v_1 não ter restrições. A corrente i_E representada na figura é dada pela seguinte expressão:

$$i_E = \frac{v_2 - V_{th}}{R} \approx \frac{v_2}{R} \quad \text{desde que } v_2 \gg V_{th}$$

O espelho de corrente formado por estes transístores injecta essa corrente i_E no par diferencial formado pelos transístores Q_1 e Q_2 , sendo o valor da tensão de saída v_o dependente de ambos os sinais de entrada. O valor da tensão diferencial de saída é dado pela seguinte expressão, que é semelhante à obtida para a tensão de saída de um amplificador diferencial de um andar.

$$v_o = \left(V_{CC} - R_C \frac{i_E}{\left(1 + \ell \frac{v_1}{V_T} \right)} \right) - \left(V_{CC} - R_C \frac{i_E}{\left(1 + \ell \frac{-v_1}{V_T} \right)} \right) = R_C \cdot i_E \cdot \tanh\left(\frac{v_1}{2V_T} \right)$$

Numa aproximação de primeira ordem pode considerar-se que $\tanh(x) \approx x$, esta aproximação é válida para valores de v_1 muito baixos, *i.e.* para $|v_1/2V_T| \ll 1$. Assim, para $|v_1| \ll 50$ mV, pode considerar-se válida a seguinte equação:

$$v_o \approx R_C \cdot i_E \cdot \frac{v_1}{2V_T} = \frac{R_C}{R} \cdot \frac{1}{2V_T} \cdot v_1 \cdot v_2 \propto v_1 \cdot v_2$$

Dado que o valor da tensão de saída é proporcional ao produto dos dois sinais de entrada, este circuito pode ser usado para implementar um multiplicador analógico:

Multiplicador de Gilbert de quatro quadrantes

A célula de Gilbert realizada de modo a poder operar em quatro quadrantes e realizada em tecnologia bipolar, está representada na figura seguinte:




Figura 51. Multiplicador de Gilbert de quatro quadrantes em tecnologia bipolar.

Neste circuito, a tensão de entrada v_1 direcciona a corrente de polarização I , desviando-a para a esquerda ou para a direita conforme o sinal da tensão v_1 . Estas correntes comportam-se então como correntes de polarização dos dois pares diferenciais compostos pelos transístores Q_1 e Q_2 . Cada par diferencial, tanto o do lado esquerdo como o do lado direito, comporta-se como um multiplicador de Gilbert de dois quadrantes, pelo que a junção das correntes de saída faz com que se obtenha em v_o um sinal diferencial permitindo que tanto v_1 com v_2 tenham valores positivos e negativos, ou seja sem restrições, cujo valor pode ser obtido pela seguinte expressão:

$$v_o = R_C \cdot I \cdot \tanh\left(\frac{v_1}{2V_T}\right) \cdot \tanh\left(\frac{v_2}{2V_T}\right)$$

Numa aproximação de primeira ordem, semelhante à usada anteriormente, pode considerar-se que $\tanh(x) \approx x$, sendo que esta aproximação é válida para valores de v_1 e v_2 muito baixos, *i.e.* para $|v_1/2V_T| \ll 1$ e $|v_2/2V_T| \ll 1$. Assim, para $|v_1| \ll 50$ mV e $|v_2| \ll 50$ mV, pode considerar-se válida a seguinte equação:

$$v_o \approx R_C \cdot I \cdot \frac{v_1}{2V_T} \cdot \frac{v_2}{2V_T} = \frac{R_C \cdot I}{4V_T^2} \cdot v_1 \cdot v_2 \propto v_1 \cdot v_2$$

Também neste caso, o valor da tensão de saída é proporcional ao produto dos dois sinais de entrada, pelo que o circuito pode ser usado para implementar um multiplicador analógico, a diferença relativamente ao circuito anterior está no facto de não se impor neste caso restrições ao sinal v_2 pelo que se pode dizer que este multiplicador de Gilbert opera nos quatro quadrantes.

Conversores A/D e D/A

A generalidade dos sinais eléctricos de interface com o meio ambiente em sistemas de telecomunicações, nomeadamente as ondas destinadas ou provenientes de microfones, auscultadores, antenas, que captam e/ou que agem sobre os sistemas físicos são geralmente sinais analógicos. O processamento de sinal no domínio analógico é uma tarefa complexa e pouco flexível, pelo que é muito comum o recurso à amostragem e ao processamento do sinal analógico no domínio digital usando processadores digitais de sinal (vulgarmente designados por DSPs – *Digital Signal Processors*).

Uma vez transportado para o domínio digital, o sinal pode ser processado de forma tão exacta quanto o desejado - dependendo da resolução escolhida - sendo esta uma das principais vantagens do processamento digital de sinal. O desempenho de um sistema deste tipo é geralmente limitado pela velocidade e resolução dos blocos de conversão e pela qualidade dos blocos de filtragem envolvidos na aquisição e reconstrução do sinal.

Os blocos de conversão de sinal analógico-digital – conversor A/D - desempenham o papel de converter o sinal analógico de entrada num sinal digital, o que permite o seu processamento no domínio digital como um vector de *bits*. A tarefa complementar de construção ou reconstrução de um sinal analógico de saída, a partir de um conjunto de *bits* é feita por um bloco de conversão digital-analógico – conversor D/A – que transforma um número digital num nível de tensão correspondente.

As arquitecturas apresentadas seguidamente são as arquitecturas básicas de conversão de sinal digital-analógico e analógico-digital usadas na maioria das aplicações de telecomunicações.

Definições

f_s \therefore frequência de amostragem (sample) - frequência à qual são tiradas amostras do sinal de entrada

A maior parte da funcionalidade dos circuitos integrados é assegurada pelos seus blocos digitais, tipicamente apoiada em DSPs dedicados a esse processamento. Os circuitos periféricos de interface com o exterior, incluem habitualmente um bloco de conversão e um bloco de filtragem. No sistema apresentado na figura seguinte existe um filtro *anti-aliasing* na entrada, seguido de um circuito de *sample & hold* e de um conversor A/D, vulgarmente designado por ADC – *Analog to Digital Converter*. O conversor A/D transforma o valor de tensão em cada amostra num vector digital de n bits que é processado no DSP. À saída do DSP, um sinal digital processado passa por um conversor D/A, ou DAC – *Digital to Analog Converter*, que o converte num nível de tensão e consequentemente num sinal analógico. Geralmente é usado um filtro de reconstrução na saída.




Figura 52. Processamento digital de sinal.

Filtro anti-aliasing

A filtragem na entrada do sistema – tipicamente feita com um filtro passa-baixo ou passa-banda – tem como função reduzir o ruído fora da banda útil do sinal, e evitar a degradação do sinal devido a *aliasing* provocado pelo efeito de amostragem. O filtro *Anti-Aliasing* limita a frequência do sinal de entrada de modo a evitar o surgimento de sobreposição espectral significativa próximo de $f_s/2$.

Circuito de Sample & Hold

O circuito de *sample & hold* – representado na figura anterior pelo bloco S/H – pode ser representado conceptualmente como um interruptor e um capacidade, tal como é visível na figura seguinte.




Figura 53. Circuito de *sample & hold*.

O circuito de *sample & hold* funciona com base no sinal que controla o interruptor. O seu funcionamento tem duas fases de operação distintas: na fase de aquisição (*sample*) o interruptor fecha e a tensão de entrada v_i é passada para o condensador C . Na fase de retenção (*hold*) o interruptor é

aberto e o condensador mantém aos seus terminais a tensão no instante anterior ao de comutação, devido à continuidade da tensão aos terminais do condensador. Como o circuito fica aberto este valor de tensão não é alterado até que o interruptor volte a ser fechado. A frequência à qual é comutado o interruptor é a frequência de amostragem (ou de *sample*). A figura seguinte ilustra a amostragem de um sinal de entrada genérico v_i . A tensão v_s representa o sinal de relógio que controla o interruptor. A tensão do sinal a observar é acompanhada pelo condensador na fase de aquisição a é armazenada no condensador durante a fase de retenção, dando origem ao sinal v_o na saída do circuito.




Figura 54. Amostragem de um sinal genérico.

Filtro de reconstrução

Na saída, é comum a utilização de um filtro de reconstrução depois da conversão de sinal digital para sinal analógico. Tipicamente esta tarefa é realizada com um filtro passa-baixo e tem por objectivo a eliminação das réplicas do sinal em múltiplos inteiros da frequência de conversão.

Topologia paralela (flash)

A figura seguinte representa um conversor D/A de N bits em topologia paralela. O circuito é formado por uma malha resistiva de 2^N resistências e interruptores, por um bloco de lógica digital de descodificação e por um AMPOP em montagem seguidora.




Figura 55. Conversor D/A em topologia paralela.

O código binário entra no descodificador e activa apenas uma das saídas para cada combinação dos bits de entrada. Os bits de saída do descodificador atacam 2^N interruptores que estão ligados, respectivamente a 2^N níveis de tensão distintos, obtidos a partir da malha de resistências em série. A tensão no nó seleccionado, que corresponde ao código de entrada, é ligada ao terminal v_i do AMPOP, cuja função é isolar o DAC do circuito de carga. Os bits mais significativos correspondem aos níveis de tensão mais próximos de V_{ref} , e os bits menos significativos correspondem aos níveis de tensão próximos de 0V.

Topologia de agregado binário

A figura seguinte apresenta um conversor D/A de N bits construído com base num agregado binário de resistências. O circuito é formado por N+1 resistências e N interruptores e por um AMPOP em montagem somadora. O código binário de entrada actua directamente sobre os interruptores, sendo o bit mais significativo aquele que controla a resistência mais pequena, ou seja a que fornece maior corrente. As correntes nos ramos têm pesos binários e são conduzidas para a massa ou para o terminal v_i do AMPOP em função do valor do bit correspondente.




Figura 56. Conversor D/A baseado num agregado binário de resistências.

A corrente de cada um dos ramos de entrada seleccionados é somada no nó de massa virtual v , pelo que o valor da corrente i_o é proporcional ao código de entrada. Esta corrente atravessa a resistência de realimentação R_f gerando uma tensão de saída proporcional ao código binário na entrada do conversor. As tensões de saída são negativas, tal como acontece no caso do circuito somador.

Topologia R-2R

A figura seguinte apresenta um conversor D/A de N bits construído com base numa malha de resistências R-2R. O seu comportamento é muito semelhante ao circuito anterior, sendo as correntes nos ramos correspondentes ao circuito anterior pesadas binariamente. A corrente de saída i_o resulta da soma da corrente nos ramos de entrada activos sendo assim proporcional ao código de entrada. Também neste caso a tensão de saída é negativa.




Figura 57. Conversor D/A baseado numa malha de resistências R-2R.

Topologia paralela (flash)

A figura seguinte representa um conversor A/D de N bits em topologia paralela. O circuito tem algumas semelhanças com o que é utilizado no conversor D/A *flash*, incluindo igualmente uma malha resistiva de 2^N resistências em série e um circuito digital. Neste caso, o bloco digital é um bloco de codificação utilizado para converter o código termómetro à saída dos AMPOPs (usados como comparadores) para código binário.




Figura 58. Conversor A/D em topologia paralela.

A tensão de entrada é comparada com os 2^N níveis de tensão obtidos a partir das 2^N resistências em série. As tensões à saída dos comparadores podem ser analisadas como um código de termómetro com 2^N níveis de tensão. O bloco de codificação converte este código num código binário de N bits que constitui o conjunto de bits de saída.

Conversor por andares (pipeline)

A figura seguinte representa um conversor analógico-digital por andares ou *pipeline*. O funcionamento do circuito tem por base um conjunto de N andares de conversão e amplificação de resíduo. A topologia apresentada na figura usa 2 bits por andar, i.e. cada andar é composto por um conversor A/D e D/A de 2 bits. A cada passo, o resíduo do andar anterior é passado ao andar seguinte, ao mesmo tempo que os bits convertidos passam para os registos de modo a armazenar e sincronizar os bits de saída dos diversos andares. Em cada andar, entende-se por resíduo o resultado da subtração do valor convertido pelo valor de entrada, ou seja, o erro de quantização do andar. Tal como em outros exemplos práticos de topologias *pipeline*, o conversor demora N ciclos de relógio para realizar a primeira conversão, fornecendo daí em diante uma conversão por ciclo.




Figura 59. Conversor A/D por andares.

Efeito de não idealidades no desempenho dos conversores

As principais não idealidades que influenciam o desempenho de conversores A/D e D/A são os erros de emparelhamento, os erros processuais e os pólos parasitas. As arquitecturas apresentadas são insensíveis a variações processuais do valor das resistências, pois essa variação não afecta a geração dos níveis de comparação ou a relação entre as correntes geradas. Nestas arquitecturas, os erros de emparelhamento nas resistências provocam erros na aquisição do sinal de entrada ou na geração do sinal de saída. Estes efeitos juntamente com os erros de *offset* dos AMPOPs são geralmente negligenciáveis nos conversores de baixa resolução, mas tipicamente limitam o número de *bits* do conversor. A velocidade dos conversores depende essencialmente da velocidade dos componentes activos utilizados, nomeadamente dos tempos de comutação entre a zona de saturação positiva e a zona de saturação negativa, da *slew-rate* e da largura de banda dos AMPOPs.

Aplicações específicas das diferentes técnicas de conversão

As principais vantagens da topologia paralela são a sua velocidade, simplicidade e facilidade de emparelhamento. A topologia de agregado de resistências tem uma estrutura mais difícil de emparelhar mas bastante prática para altas resoluções, onde o *flash* se torna pouco atractivo devido à sua elevada complexidade. Para aplicações de alta velocidade e baixa resolução é geralmente preferível utilizar uma topologia paralela. Nos conversores A/D, a topologia *pipeline* é muito usada para conversores de alta resolução e elevada velocidade.

Filtros

Os filtros contínuos são blocos lineares básicos utilizados em diversos sistemas electrónicos. São blocos imprescindíveis na generalidade dos circuitos de transmissão e recepção de sinal, nomeadamente para a realização de filtros *anti-aliasing* ou de reconstrução. São igualmente úteis na rejeição de ruído, ou na implementação de moduladores/desmoduladores. Este capítulo estuda a classificação, especificação, resposta temporal e em frequência de filtros analógicos de primeira e segunda ordem.

A análise do comportamento dos filtros contínuos pode ser caracterizada pela sua resposta em frequência. Neste âmbito é geralmente utilizada a sua função de transferência no domínio da transformada de *Laplace*. A representação do diagrama de amplitude e do diagrama de fase permite uma análise completa do comportamento do filtro. Consequentemente, o diagrama de Bode de um filtro contém a informação necessária e suficiente para o estudo da resposta em frequência do bloco a um sinal de entrada genérico.

A resposta de um filtro no domínio do tempo está intimamente relacionada com a sua resposta em frequência. Aliás, a equação diferencial que define a forma de onda da saída, para um dado sinal de entrada, está implícita na função de transferência do filtro. O estudo da resposta de um filtro a um escalão unitário é a forma mais comum de estudar o seu comportamento neste domínio.

Seguidamente são analisadas as técnicas passivas e activas básicas usadas na realização de filtros contínuos, bem como os seus campos de aplicação privilegiados. Neste âmbito, são estudados os filtros de *Butterworth*, *Chebyshev* e elípticos.

Definições

f_c ∴ *Frequência de corte* - frequência à qual a potência do sinal de saída do filtro, é metade da potência do sinal à sua entrada.

τ ∴ Constante de carga em regime transitório.

ω_o ∴ Frequência angular de ressonância.

Q ∴ Factor de qualidade de um par de pólos (ou zeros) complexos.

Função de transferência de um filtro

A forma mais simples, e mais comum, de caracterizar o comportamento de um filtro é através do cálculo da sua função de transferência $T(S)=V_o(S)/V_i(S)$, no domínio da transformada de Laplace. Ou seja, o estudo do bloco pode ser feito directamente a partir da relação entre o sinal de saída e o sinal de entrada. Este princípio básico da análise de sistemas lineares e invariantes no tempo permite simplificar e generalizar o estudo de qualquer circuito, independentemente da arquitectura interna utilizada para implementar o filtro. A figura seguinte representa um filtro genérico de duplo porto, definido no domínio da transformada de Laplace, e é válida para sistemas diferenciais ou não diferenciais (*single-ended*).




Figura 60. Representação de um filtro genérico através da sua função de transferência no domínio da transformada de Laplace.

O estudo das singularidades do filtro, ou seja, o cálculo dos pólos e zeros da função de transferência, e a sua representação no plano de Argand, servem de base para a representação do diagrama de amplitude e do diagrama de fase. Os zeros de um filtro correspondem aos valores de S que anulam o numerador da função de transferência, representados na seguinte equação por $z_1, z_2 \dots z_M$. Os pólos do filtro, são os valores de S que anulam o denominador de $T(S)$, representados por $p_1, p_2 \dots p_N$.

$$T(S) = \frac{V_o}{V_i}(S) = A \cdot \frac{(S - z_1) \cdot (S - z_2) \cdots (S - z_M)}{(S - p_1) \cdot (S - p_2) \cdots (S - p_N)}$$

Qualquer função de transferência pode ser simplificada de modo a poder ser representada por uma equação semelhante à anterior. Para reduzir a equação a este formato basta factorizar $T(S)$ através do cálculo das raízes dos polinómios do numerador e denominador da função de transferência do filtro. Estas raízes podem ser números reais ou pares de complexos conjugados, pelo que se justifica a sua representação num diagrama de Argand. Note-se que os pólos do filtro devem estar no semi-plano complexo esquerdo, dado que caso contrário o filtro será instável.

Classificação e especificação de filtros

Existem quatro classes básicas de filtros, cuja denominação depende das frequências que rejeitam ou deixam passar: passa-baixo, passa-alto, passa-banda e rejeita-banda.

Filtro passa-baixo

Os filtros analógicos passa-baixo são os mais comuns. A figura seguinte representa $|T(S)|$, i.e. a amplitude da função de transferência em função da frequência angular ω (neste exemplo, em escala linear).




Figura 61. Especificação de filtros passa-baixo.

Na figura é fácil identificar três bandas de frequência distintas: banda de passagem, banda de transição e banda de corte. A banda de passagem - *passband* - corresponde às frequências do sinal de entrada que passam para a saída sem atenuação ou com atenuação ligeira. A banda de corte - *stopband* - corresponde à gama de frequências do sinal de entrada que são rejeitadas pelo filtro. A banda de transição é a zona intermédia entre as duas anteriores, nesta zona o comportamento do filtro varia entre a atenuação ligeira e a rejeição do sinal de entrada. Geralmente é desejável que os filtros apresentem nesta zona uma característica de amplitude bastante vertical e bem definida, daí que seja comum o recurso a filtros de ordem elevada.

Nos filtros passa-baixo, a banda de passagem é toda a banda contida entre DC ($\omega=0$) e a frequência angular ω_p assinalada na figura, i.e. corresponde aos valores de $\omega \in [0, \omega_p]$. Geralmente, ω_p é a frequência angular para a qual está definida a máxima variação de $|T(S)|$ dentro da banda de passagem, denominada ondulação na banda de passagem, que neste caso corresponde a $|T(S \leq j\omega_p)| \geq A_{max}$. A especificação da banda de corte tem por base a definição de um valor mínimo

de atenuação a uma dada frequência, e.g. $|T(S \geq j\omega_s)| \leq A_{min}$. Neste caso, a banda de corte é toda a gama de frequências entre ω_s e infinito, ou seja $\omega \in [\omega_s, +\infty [$.

É frequente não haver especificação explícita de ω_p e/ou de ω_s , nestes casos deve considerar-se que o(s) valor(es) não especificado(s) coincide(m) com o valor da frequência angular de corte, dada por $\omega_c = 2\pi f_c$. Consequentemente é comum considerar que a banda de passagem de um filtro passa-baixo corresponde às frequências angulares inferiores a ω_c , e que a banda de corte corresponde às frequências angulares superiores a ω_c .

A frequência de corte de um filtro é geralmente definida como a frequência à qual a potência do sinal de saída, é metade da potência do sinal de entrada. Dado que a potência é proporcional ao quadrado da tensão, a esta frequência a tensão de saída tem aproximadamente 70.7% do valor da tensão de entrada, ou seja:

$$\frac{P_o}{P_i} \Big|_{S = j\omega_c} = \frac{v_o^2}{v_i^2}(j\omega_c) = \frac{1}{2} \Rightarrow \left| \frac{v_o}{v_i}(j\omega_c) \right| = \frac{1}{\sqrt{2}} \cong 0.707 \Rightarrow 20 \log_{10} |T(j\omega_c)| \cong -3dB$$

Filtro passa-alto

Os filtros passa-alto têm a funcionalidade complementar, ou seja, rejeitam as baixas frequências do sinal de entrada, e deixam passar as altas frequências. Assim, nestes filtros, a banda de passagem corresponde às frequências angulares superiores a ω_p , i.e. aos valores de $\omega \in [\omega_p, +\infty [$. Também neste caso, ω_p é definida juntamente com a ondulação máxima na banda de passagem, assim temos que $|T(S \geq j\omega_p)| \geq A_{max}$. A banda de corte, tal como no caso do filtro passa-baixo, é definida a partir de um valor mínimo de atenuação garantido pelo filtro a uma dada frequência, e.g. $|T(S \leq j\omega_s)| \leq A_{min}$. A banda de corte corresponde assim à gama de frequências angulares inferiores ou iguais a ω_s , ou seja a valores de $\omega \in [0, \omega_s]$.

A figura seguinte representa a amplitude da função de transferência de um filtro passa-alto em função da frequência angular ω .




Figura 62. Especificação de filtros passa-alto.

Também neste caso, quando não é feita uma definição explícita dos valores de ω_p e ω_s , é comum considerar que a banda de passagem corresponde às frequências angulares superiores a ω_c , e que a banda de corte corresponde às frequências angulares inferiores a ω_c .

Filtro passa-banda

Os filtros analógicos passa-banda são bastante comuns em sistemas de comunicações, e.g. na realização de blocos de sintonia em receptores de rádio. São úteis para seleccionar uma banda específica de interesse, rejeitando as restantes. A figura seguinte ilustra esta funcionalidade através da representação de $|T(S=j\omega)|$ em função da frequência angular.




Figura 63. Especificação de filtros passa-banda.

A banda de passagem é neste caso definida entre duas frequências aqui representadas por ω_{p1} e ω_{p2} , que delimitam a zona do filtro em que $|T(S)| \geq A_{max}$, ou seja, para os valores de $\omega \in [\omega_{p1}, \omega_{p2}]$. Também neste filtro A_{max} define a ondulação na banda de passagem. As bandas de corte (superior e inferior), correspondem às frequências para as quais se garante um nível mínimo de atenuação, i.e. $|T(j\omega)| \leq A_{min}$, ou seja para os valores de $\omega \in [0, \omega_{s1}] \cup [\omega_{s2}, +\infty [$.

Filtro rejeita-banda

Os filtros rejeita-banda realizam a função complementar do filtro passa-banda, ou seja, garantem um valor de atenuação $|T(j\omega)| \leq A_{min}$ dentro da banda de corte, definida para $\omega \in [\omega_{s1}, \omega_{s2}]$. Do mesmo modo, são geralmente dimensionados de modo a garantir um nível de ondulação A_{max} reduzido dentro das bandas de passagem, ou seja, de modo que $|T(S)| \geq A_{max}$ para os valores de $\omega \in [0, \omega_{p1}] \cup [\omega_{p2}, +\infty [$.

Estes filtros são especialmente úteis na rejeição de bandas muito adjacentes à banda de passagem, caso em que a sua funcionalidade é geralmente combinada com a de outros filtros. São também usados para suprimir interferências e/ou ruído, cuja banda de frequências seja limitada e bem conhecida. A figura seguinte representa o diagrama de amplitude de um filtro rejeita-banda com frequência de ressonância ω_0 . Note-se que ω_0 corresponde à média geométrica das frequências angulares de corte ω_1 e ω_2 , e que a largura da banda de corte é inversamente proporcional ao factor de qualidade Q .




Figura 64. Diagrama de amplitude de um filtro rejeita-banda.

Filtros passivos de primeira ordem

Existem duas famílias distintas de filtros: os filtros passivos e os filtros activos. Os filtros passivos são realizados usando apenas componentes passivos, i.e. resistências, condensadores e bobines. Os filtros activos utilizam componentes activos, tais como AMPOPs, transconductores, ou simples transístores,

em conjunto com os componentes passivos, de forma a realizar as funções de filtragem. Em ambas as famílias é possível implementar todas as classes de filtros apresentadas anteriormente. Os filtros passivos são mais simples de realizar e não necessitam de um circuito de alimentação e/ou de polarização, pelo que são uma opção comum em sistemas de componentes discretos. Em sistemas mais complexos, nomeadamente em circuitos integrados, o custo de qualquer componente externo é geralmente inabarcável pelo que, desde que isso seja possível, a opção mais viável é geralmente a integração dos blocos de filtragem. Neste âmbito, é vasto o campo de aplicação para a realização de filtros activos e são variadas as formas de os implementar, tal como será estudado mais adiante.

Resposta em frequência de um filtro passivo passa-baixo de 1ª ordem

Os circuitos passivos básicos utilizados para realizar um filtro passa-baixo são o circuito RL série e o circuito RC série. Caso o sinal de entrada seja uma fonte de corrente, os circuitos usados são os circuitos duais resultantes da aplicação do teorema de Norton, ou seja, o circuito RL paralelo e o circuito RC paralelo. A figura seguinte representa estes quatro circuitos.




Figura 65. Circuitos utilizados para implementar filtros passivos passa-baixo de primeira ordem.

Tal como se deduz nas seguintes equações, estes circuitos conduzem a funções de transferência semelhantes, respectivamente:

$$\frac{V_o}{V_i}(S) = \frac{1}{R + \frac{1}{SC}} = \frac{1}{SRC + 1} \qquad \frac{I_o}{I_i}(S) = \frac{\frac{1}{R}}{\frac{1}{R} + SC} = \frac{1}{SRC + 1}$$

$$\frac{V_o}{V_i}(S) = \frac{R}{R + SL} = \frac{1}{\frac{SL}{R} + 1} \qquad \frac{I_o}{I_i}(S) = \frac{\frac{1}{SL}}{\frac{1}{R} + \frac{1}{SL}} = \frac{1}{\frac{SL}{R} + 1}$$

Qualquer das equações anteriores se resume à equação seguinte, desde que seja definida a constante de carga em regime transitório τ , de acordo com o seguinte:

$$T(S) = \frac{1}{S\tau + 1} \quad \text{definindo} \quad \tau = RC = \frac{L}{R}$$

A análise dos pólos e zeros da função de transferência revela a existência de apenas um pólo para $S = -\tau^{-1} = -\omega_c$, cuja representação no plano de Argand é ilustrada na figura seguinte.




Figura 66. Representação das singularidades do filtro passivo passa-baixo de primeira ordem no plano de Argand.

A atribuição de valores a $S=j\omega$, permite o cálculo de $T(S)$ para todo o espectro, conseqüentemente, pode representar-se o diagrama de amplitude $|T(j\omega)|$ e o diagrama de fase, dado por $\arg(T(j\omega)) = \arctg [im(T(j\omega))/re(T(j\omega))]$. A representação de $20 \cdot \log_{10}(|T(j\omega)|)$ e de $\arg(T(j\omega))$ usando escala horizontal logarítmica corresponde ao diagrama de Bode, tal como é apresentado na figura seguinte.




Figura 67. Diagrama de Bode de um filtro passa-baixo de primeira ordem.

O cálculo do ganho estático e do ganho para $S \rightarrow \infty$ representado nas equações seguintes corresponde aos valores visualizados na figura anterior.

$$T(S=0) = \frac{1}{S\tau+1} = 1 \quad T(S \rightarrow \infty) = \frac{1}{S\tau+1} = 0$$

O ponto de intersecção entre as duas assíntotas coincide com o valor em que a frequência angular ω é igual ao módulo do pólo do sistema. Este valor coincide ainda com a frequência angular de corte ω_c , já que corresponde à frequência para a qual $20 \cdot \log_{10}(|T(j\omega)|) = -3dB$, como se deduz da seguinte equação:

$$\left| T(S = j\tau^{-1}) \right| = \left| \frac{1}{j\tau^{-1} \cdot \tau + 1} \right| = \frac{1}{\sqrt{1^2 + 1^2}} = \frac{1}{\sqrt{2}} \Rightarrow 20 \cdot \log_{10}(|T(S)|) = -3dB$$

Resposta ao escalão de um filtro passivo passa-baixo de 1ª ordem

A análise do comportamento de um filtro no domínio do tempo é geralmente testada através da excitação do circuito com um escalão unitário. Considere-se o seguinte circuito apresentado anteriormente.




Figura 68. Filtro passivo passa-baixo de primeira ordem.

A análise deste circuito conduz à seguinte equação diferencial de primeiro grau:

$$i_c(t) = C \cdot \frac{\partial v_c(t)}{\partial t} = \frac{v_i(t) - v_c(t)}{R} \Rightarrow v_o(t) + RC \cdot \frac{\partial v_o(t)}{\partial t} = v_i(t)$$

Cuja equação homogénea tem a seguinte solução:

$$v_o(t) = A \cdot e^{-\frac{t}{RC}}$$

A solução particular, quando a entrada é um escalão unitário, é o próprio escalão unitário, ou seja:

$$v_o(t) = u(t)$$

Consequentemente, a resposta geral do filtro a um escalão unitário, resultante da soma da solução da equação homogénea com a solução da equação particular, é dada pela seguinte expressão, em que a constante A depende de uma condição inicial,

$$v_o(t) = \begin{cases} A \cdot e^{-\frac{t}{RC}} + 1 & \Leftarrow t \geq 0 \\ 0 & \Leftarrow t < 0 \end{cases}$$

esta condição inicial é imposta pela continuidade da tensão aos terminais do condensador no instante $t = 0$, e é dada por:

$$v_c(0) = 0 \Rightarrow v_o(0) = 0 \Rightarrow 0 = A \cdot \ell^0 + 1 \Rightarrow A = -1$$

Finalmente obtém-se a expressão da evolução temporal da tensão de saída

$$v_o(t) = \left(1 - \ell^{-\frac{t}{RC}} \right) \cdot u(t)$$

cuja representação está ilustrada na seguinte figura:




Figura 69. Resposta ao escalão unitário de um filtro passivo passa-baixo de primeira ordem.

Nesta figura assinala-se a constante de carga $\tau = RC$ que corresponde ao inverso da derivada na origem do sinal de saída. De notar igualmente, os valores do tempo de carga, correspondentes ao tempo que o sinal de saída demora a atingir 95% e 99% do valor final, respectivamente 3τ e 5τ .

$$\left. \frac{\partial v_o}{\partial t}(t) \right|_{t=0} = \ell^{-\frac{0}{RC}} = \frac{1}{RC} = \frac{1}{\tau}, \quad v_o(3\tau) = 1 - \ell^{-\frac{3RC}{RC}} \cong 0.95, \quad v_o(5\tau) = 1 - \ell^{-\frac{5RC}{RC}} \cong 0.99$$

A aplicação dos teoremas do valor inicial e do valor final confirma os cálculos do ganho estático e do ganho para $S \rightarrow \infty$.

$$\lim_{S \rightarrow \infty} T(S) = \frac{1}{S\tau + 1} = 0 \iff \lim_{t \rightarrow 0} \frac{v_o(t)}{v_i(t)} = 0 \Rightarrow v_o(0) = 0$$

$$\lim_{S \rightarrow 0} T(S) = \frac{1}{S\tau + 1} = 1 \iff \lim_{t \rightarrow \infty} \frac{v_o(t)}{v_i(t)} = 1 \Rightarrow v_o(\infty) = v_i(\infty)$$

Resposta em frequência de um filtro passivo passa-alto de 1ª ordem

Tal como no filtro passa-baixo, existem dois circuitos passivos básicos para realizar um filtro passa-alto quando os sinais de entrada e saída são tensões, e outros dois para o caso em que estes sinais são correntes. Relativamente aos circuitos RL e RC usados no caso anterior, note-se que a posição dos componentes está invertida. A figura seguinte representa estes circuitos.




Figura 70. Circuitos utilizados para implementar filtros passivos passa-alto de primeira ordem.

As equações resultantes da aplicação da lei das malhas e dos nós a estes circuitos conduzem às seguintes funções de transferência:

$$\frac{V_o}{V_i}(S) = \frac{R}{R + \frac{1}{SC}} = \frac{SRC}{SRC + 1} \quad \frac{I_o}{I_i}(S) = \frac{SC}{\frac{1}{R} + SC} = \frac{SRC}{SRC + 1}$$

$$\frac{V_o}{V_i}(S) = \frac{SL}{R + SL} = \frac{\frac{SL}{R}}{\frac{SL}{R} + 1} \quad \frac{I_o}{I_i}(S) = \frac{\frac{1}{R}}{\frac{1}{R} + \frac{1}{SL}} = \frac{\frac{SL}{R}}{\frac{SL}{R} + 1}$$

Usando a mesma definição da constante de carga τ , utilizada no caso dos filtros passa-baixo de primeira ordem, reduz estas equações anteriores à seguinte expressão:

$$T(S) = \frac{S\tau}{S\tau + 1} \quad \text{em que} \quad \tau = RC = \frac{L}{R}$$

A análise das singularidades da função de transferência revela a existência de um pólo em $S = -\tau^{-1} = -\omega_c$, e de um zero na origem, i.e. em $S = 0$. A representação destas no plano de Argand é ilustrada na seguinte figura.




Figura 71. Representação das singularidades do filtro passivo passa-alto de primeira ordem no plano de Argand.

O diagrama de Bode da função de transferência $T(S)$, está representado na figura seguinte.




Figura 72. Diagrama de Bode de um filtro passa-alto de primeira ordem.

O ganho estático e do ganho para $S \rightarrow \infty$ são dados por:

$$T(S=0) = \frac{S\tau}{S\tau+1} = 0 \quad T(S \rightarrow \infty) = \frac{S\tau}{S\tau+1} = 1.$$

Também no filtro passa-alto, o ponto de intersecção entre as duas assíntotas coincide com a frequência angular de corte ω_c , cujo valor é igual ao módulo do pólo do sistema, como se deduz da seguinte equação:

$$\left| T(S = j\tau^{-1}) \right| = \left| \frac{j\tau^{-1} \cdot \tau}{j\tau^{-1} \cdot \tau + 1} \right| = \frac{1}{\sqrt{1^2 + 1^2}} = \frac{1}{\sqrt{2}} \Rightarrow 20 \cdot \log_{10} \left(\left| T(j\tau^{-1}) \right| \right) = -3dB$$

Resposta ao escalão de um filtro passivo passa-alto de 1ª ordem

A resposta no domínio do tempo do filtro passa-alto a um escalão unitário pode ser estudada a partir do circuito seguinte.




Figura 73. Filtro passivo passa-alto de primeira ordem.

A análise deste circuito conduz à seguinte equação diferencial de primeiro grau:

$$i_c(t) = C \cdot \frac{\partial v_c(t)}{\partial t} = \frac{v_i(t) - v_c(t)}{R} \Rightarrow v_c(t) + RC \cdot \frac{\partial v_c(t)}{\partial t} = v_i(t)$$

De notar que a tensão de saída é dada por

$$v_o(t) = v_i(t) - v_c(t)$$

Tal como no caso do filtro passa-baixo, as soluções da equação homogénea, e do regime forçado a um escalão unitário são respectivamente:

$$v_c(t) = A \cdot \ell^{-\frac{t}{RC}} \quad \text{e} \quad v_c(t) = u(t)$$

A tensão aos terminais do condensador é dada pela seguinte equação,

$$v_c(t) = \begin{cases} A \cdot \ell^{-\frac{t}{RC}} + 1 & \Leftarrow t \geq 0 \\ 0 & \Leftarrow t < 0 \end{cases}$$

em que a constante A é imposta pela continuidade da tensão aos terminais do condensador no instante inicial, que implica que

$$v_c(0) = 0 \Rightarrow v_c(0) = 0 \Rightarrow 0 = A \cdot \ell^0 + 1 \Rightarrow A = -1,$$

pelo que a evolução temporal do sinal de saída, tem a seguinte expressão

$$v_o(t) = u(t) - \left(1 - \ell^{-\frac{t}{RC}}\right) \cdot u(t) = \left(\ell^{-\frac{t}{RC}}\right) \cdot u(t),$$

ilustrada na seguinte figura.




Figura 74. Resposta ao escalão unitário de um filtro passivo passa-alto de primeira ordem.

De constatar que também aqui se assinala a constante de carga $\tau=RC$, e os tempos correspondentes à descarga até 5% e 1% do valor inicial, respectivamente para $t = 3\tau$ e $t = 5\tau$.

$$\frac{\partial v_o}{\partial t}(0) = -\frac{\ell^{-\frac{0}{RC}}}{RC} = -\frac{1}{\tau}, \quad v_o(3\tau) = \ell^{-\frac{3RC}{RC}} \cong 0.05, \quad v_o(5\tau) = \ell^{-\frac{5RC}{RC}} \cong 0.01$$

A aplicação do teorema do valor inicial e do teorema do valor final resulta nas equações seguintes, que confirmam os valores calculados para o ganho estático e para o ganho quando $S \rightarrow \infty$.

$$\lim_{S \rightarrow \infty} T(S) = \frac{S\tau}{S\tau + 1} = 1 \longleftrightarrow \lim_{t \rightarrow 0} \frac{v_o(t)}{v_i(t)} = 1 \Rightarrow v_o(0) = v_i(0)$$

$$\lim_{S \rightarrow 0} T(S) = \frac{S\tau}{S\tau + 1} = 0 \longleftrightarrow \lim_{t \rightarrow \infty} \frac{v_o(t)}{v_i(t)} = 0 \Rightarrow v_o(\infty) = 0$$

Filtros passivos de segunda ordem

Os filtros passivos de segunda ordem usam uma resistência e dois componentes reactivos, geralmente um condensador e uma bobina. A realização das várias classes de filtros apresentadas anteriormente será estudada de seguida.

Resposta em frequência de um filtro passivo passa-baixo de 2ª ordem

Um dos circuitos utilizados para realizar um filtro passivo passa-baixo de segunda ordem é o circuito RLC série, representado na figura seguinte. Caso os sinais de entrada e saída sejam correntes, pode usar-se o circuito RLC paralelo.




Figura 75. Exemplo de um circuito utilizado para implementar um filtro passivo passa-baixo de segunda ordem.

Aplicando a lei das malhas e dos nós ao circuito obtém-se a seguinte equação:

$$\frac{V_o}{V_i}(S) = \frac{\frac{1}{SC}}{R + SL + \frac{1}{SC}} = \frac{1}{S^2 LC + SCR + 1} = \frac{\frac{1}{LC}}{S^2 + S\frac{R}{L} + \frac{1}{LC}}$$

A equação anterior é geralmente escrita segundo a seguinte forma geral,

$$T(S) = A \cdot \frac{\omega_0^2}{S^2 + \frac{S\omega_0}{Q} + \omega_0^2}, \quad \text{em que se define} \quad \omega_0 = \frac{1}{\sqrt{LC}} \text{ e } Q = \frac{1}{R} \sqrt{\frac{L}{C}}.$$

A constante A representa o ganho estático, que neste caso é unitário.

O estudo dos pólos e zeros da função de transferência revela a existência de dois pólos, dado que se trata de um polinómio de segunda ordem. Aplicando a fórmula resolvente ao denominador de $T(S)$ obtém-se:

$$S^2 + \frac{S\omega_0}{Q} + \omega_0^2 = 0 \Rightarrow S = \frac{-\frac{\omega_0}{Q} \pm \sqrt{\frac{\omega_0^2}{Q^2} - 4\omega_0^2}}{2}$$

O valor dos pólos depende do valor do factor de qualidade representado na equação por Q . Dependendo do valor deste parâmetro, pode resultar que os pólos sejam ambos reais, ou que sejam um par de pólos complexos conjugados.

Pode calcular-se o valor do factor de qualidade que corresponde à situação fronteira entre estas duas hipóteses, ou seja, ao valor que anula a raiz quadrada na equação anterior,

$$\frac{\omega_0^2}{Q^2} - 4 \cdot \omega_0^2 = 0 \Rightarrow \frac{\omega_0^2}{Q^2} = 4 \cdot \omega_0^2 \Rightarrow Q^2 = \frac{1}{4} \Rightarrow Q = \frac{1}{2} = 0.5,$$

note-se ainda que a este valor corresponde um pólo real duplo, assim temos que o valor dos pólos do filtro é dado por:

$$S = \begin{cases} -\frac{\omega_0}{2Q} \pm \omega_0 \sqrt{\frac{1}{4Q^2} - 1} & \Leftarrow Q < 0.5 \quad (\text{dois pólos reais}) \\ -\frac{\omega_0}{2Q} & \Leftarrow Q = 0.5 \quad (\text{pólo real duplo}) \\ -\frac{\omega_0}{2Q} \pm j\omega_0 \sqrt{1 - \frac{1}{4Q^2}} & \Leftarrow Q > 0.5 \quad (\text{dois pólos complexos conjugados}) \end{cases}$$

Caso o factor de qualidade seja inferior ou igual a 0.5 os pólos são ambos reais. Caso contrário, para representar os pólos complexos conjugados no plano de *Argand*, é fácil demonstrar que estes se encontram sobre uma semicircunferência de raio igual a ω_0 , dado que:

$$|S| = \sqrt{\left(-\frac{\omega_0}{2Q}\right)^2 + \omega_0^2 \left(1 - \frac{1}{4Q^2}\right)} = \sqrt{\frac{\omega_0^2}{4Q^2} + \omega_0^2 - \frac{\omega_0^2}{4Q^2}} = \omega_0$$

e que os ângulos que formam com o eixo horizontal são dados por:

$$\arg(S) = \arctg \frac{\text{im}(S)}{\text{re}(S)} = \arctg \left(\frac{\pm \omega_0 \sqrt{1 - \frac{1}{4Q^2}}}{-\frac{\omega_0}{2Q}} \right) = \pi \pm \arctg(\sqrt{4Q^2 - 1})$$

Assim, caso os pólos da função de transferência sejam complexos conjugados, a sua representação no plano de *Argand* será a seguinte:




Figura 76. Representação das singularidades do filtro passivo passa-baixo de segunda ordem no plano de Argand para $Q \geq 0.5$.

No caso de os pólos serem reais, estão tanto mais afastados um do outro, quanto mais baixo for o factor de qualidade. Naturalmente, à medida que $Q \rightarrow 0$ um dos pólos tende para $-\infty$ enquanto que o outro tende para zero. Este afastamento entre os pólos tem como consequência, que o pólo de frequência mais baixa se torne dominante em relação ao outro, ou seja, que o pólo de alta-frequência seja negligenciável. Assim, para valores do factor de qualidade muito baixos o sistema aproxima-se muito de um filtro de primeira ordem. Não é portanto de estranhar que a generalidade dos filtros de segunda ordem com aplicação prática utilizem factores de qualidade superiores a 0.5. A figura seguinte representa as singularidades do filtro quando os pólos são ambos reais.




Figura 77. Representação das singularidades do filtro passivo passa-baixo de segunda ordem no plano de Argand para $Q \leq 0.5$.

A resposta em frequência do filtro obtém-se atribuindo valores a $S=j\omega$, de modo a calcular $T(S)$, cuja representação em diagrama de Bode é ilustrada na figura seguinte.




Figura 78. Diagrama de Bode de um filtro passa-baixo de segunda ordem.

O facto mais relevante na figura é a sobreelevação no diagrama de amplitude, que é tanto mais elevada quanto maior é o factor de qualidade. Do mesmo modo, à medida que se aumenta Q , mais abrupta se torna a transição entre zero e π no diagrama de fase de $T(S)$.

O valor máximo de $|T(S)|$ é obtido para $\omega = \omega_{max}$, dados pelas seguintes equações:

$$\omega_{max} = \omega_o \sqrt{1 - \frac{1}{2Q^2}} \quad \text{e} \quad |T(j\omega_{max})| = A \cdot \frac{Q}{\sqrt{1 - \frac{1}{4Q^2}}}$$

Estes valores tendem respectivamente para a frequência angular de ressonância ω_o , e para infinito, quando $Q \rightarrow \infty$. O ganho estático e o ganho quando $S \rightarrow \infty$, são dados pelas seguintes equações:

$$T(0) = \frac{\omega_0^2}{S^2 + \frac{S\omega_0}{Q} + \omega_0^2} = 1 \quad T(S \rightarrow \infty) = \frac{\omega_0^2}{S^2 + \frac{S\omega_0}{Q} + \omega_0^2} = 0$$

Resposta ao escalão de um filtro passivo passa-baixo de 2ª ordem

A análise do comportamento de um filtro no domínio do tempo é geralmente testada através da excitação do circuito com um escalão unitário. A figura seguinte representa o caso em que o factor de qualidade é igual a $\frac{1}{\sqrt{2}}$, i.e. na caso do filtro de Butterworth.




Figura 79. Resposta ao escalão unitário de um filtro passivo passa-baixo de segunda ordem.

Filtros activos de primeira ordem

Existem várias formas de realizar filtros activos, cujos nomes derivam dos circuitos e componentes usados para os implementar. Entre estes, os mais comuns são os filtros activos-RC, MOSFET-C, gm-C e condensadores comutados. Os filtros activos-RC podem ser facilmente realizados tanto em circuito

integrado como com componentes discretos, e devem a sua denominação ao facto de utilizarem amplificadores operacionais, resistências e condensadores.

Resposta em frequência de um filtro activo-RC passa-baixo de 1ª ordem

O circuito representado na figura seguinte tem por base a montagem integradora, e é usado para realizar um filtro activo-RC passa-baixo de primeira ordem.




Figura 80. Filtro activo-RC passa-baixo de primeira ordem.

Assumindo que o AMPOP está na zona linear, que será o caso desde que a saída não sature, pode considerar-se que $V_- \approx 0$, pelo que facilmente se deduz a seguinte equação:

$$\frac{V_i - V_-}{R_1} = \frac{V_- - V_o}{R_2 \parallel \frac{1}{SC}} \Rightarrow \frac{V_i}{R_1} = \frac{-V_o \cdot \left(R_2 + \frac{1}{SC} \right)}{R_2 \cdot \frac{1}{SC}} \Rightarrow \frac{V_o}{V_i} = -\frac{R_2}{R_1} \cdot \frac{1}{SR_2C + 1}$$

Há duas diferenças básicas que se evidenciam face à expressão obtida para o filtro passivo passa-baixo: o ganho estático é negativo, i.e. o sinal de saída é invertido na banda de passagem, e o ganho estático é não unitário, podendo inclusivamente ser superior a um. De resto a função de transferência pode ser escrita sobre a seguinte forma,

$$T(S) = A \cdot \frac{1}{S\tau + 1}, \quad \text{em que} \quad \tau = R_2C \quad \text{e} \quad A = -\frac{R_2}{R_1}.$$

A função de transferência tem apenas um pólo para $S = -\tau^{-1} = -\omega_c$, cuja representação no plano de Argand, não difere da que foi obtida nos filtros passivos.




Figura 81. Representação no plano de Argand, das singularidades do filtro activo-RC passa-baixo de primeira ordem.

O ganho estático e o ganho quando $S \rightarrow \infty$ são dados pelas seguintes equações:

$$T(S=0) = -\frac{R_2}{R_1} \cdot \frac{1}{S\tau + 1} = -\frac{R_2}{R_1} \quad T(S \rightarrow \infty) = -\frac{R_2}{R_1} \cdot \frac{1}{S\tau + 1} = 0$$

Note-se que o ganho estático é igual ao ganho da montagem inversora, já que para $S=0$ a impedância equivalente do condensador é infinita, e portanto, para baixas frequências, o circuito reduz-se ao circuito da montagem inversora. O diagrama de Bode representado de seguida reflecte as diferenças identificadas anteriormente.




Figura 82. Diagrama de Bode do filtro activo-RC passa-baixo de primeira ordem.

O diagrama de fase está deslocado 180° relativamente ao que foi obtido para o filtro passivo, e o diagrama de amplitude tem como valor máximo $20 \cdot \log_{10}(R_2/R_1)$ em vez de 0 dB .

Resposta ao escalão de um filtro activo-RC passa-baixo de 1ª ordem

A análise do comportamento do filtro activo-RC passa-baixo no domínio do tempo, quando o estímulo de entrada é um escalão unitário, resulta da aplicação das leis malhas e dos nós ao circuito apresentado.

$$\frac{v_i(t)}{R_1} = -C \cdot \frac{\partial v_o(t)}{\partial t} - \frac{v_o(t)}{R_2} \Rightarrow v_o(t) + R_2 C \cdot \frac{\partial v_o(t)}{\partial t} = -\frac{R_2}{R_1} v_i(t)$$

dado que $v_o(t) = -v_c(t)$.

A solução da equação diferencial é dada pela soma da solução da equação homogénia com a solução do regime forçado, dadas respectivamente por:

$$v_o(t) = A \cdot \ell^{-\frac{t}{R_2 C}} \quad \text{e} \quad v_o(t) = -\frac{R_2}{R_1} \cdot u(t)$$

A resposta ao escalão é dada pela seguinte equação:

$$v_o(t) = \begin{cases} A \cdot \ell^{-\frac{t}{R_2 C}} - \frac{R_2}{R_1} & \Leftarrow t \geq 0 \\ 0 & \Leftarrow t < 0 \end{cases}$$

A condição inicial assegurada pela continuidade da tensão aos terminais do condensador no instante $t = 0$ permite calcular o valor de A :

$$v_c(0) = -v_o(0) = 0 \Rightarrow 0 = A \cdot \ell^0 - \frac{R_2}{R_1} \Rightarrow A = \frac{R_2}{R_1}$$

Resulta que a expressão da evolução temporal da tensão de saída é dada por

$$v_o(t) = \left(\ell^{-\frac{t}{R_2 C}} - 1 \right) \cdot \frac{R_2}{R_1} \cdot u(t)$$

cuja representação está ilustrada na seguinte figura:




Figura 83. Resposta ao escalão unitário de um filtro activo-RC passa-baixo de primeira ordem.

Os valores correspondentes ao tempo de carga do sinal de saída, de modo a atingir 95% e 99% do valor final, continuam a ser 3τ e 5τ respectivamente.

$$\frac{v_o(3\tau)}{v_o(t \rightarrow \infty)} = \frac{\left(\ell^{-\frac{3R_2C}{R_2C}} - 1 \right) \cdot \frac{R_2}{R_1}}{-\frac{R_2}{R_1}} \cong 0.95, \quad \frac{v_o(5\tau)}{v_o(t \rightarrow \infty)} = \frac{\left(\ell^{-\frac{5R_2C}{R_2C}} - 1 \right) \cdot \frac{R_2}{R_1}}{-\frac{R_2}{R_1}} \cong 0.99$$

Da aplicação dos teoremas do valor inicial e do valor final resulta que:

$$\lim_{S \rightarrow \infty} T(S) = A \cdot \frac{1}{S\tau + 1} = 0 \longleftrightarrow \lim_{t \rightarrow 0} \frac{v_o(t)}{v_i(t)} = 0 \Rightarrow v_o(0) = 0$$

$$\lim_{S \rightarrow 0} T(S) = A \cdot \frac{1}{S\tau + 1} = A \longleftrightarrow \lim_{t \rightarrow \infty} \frac{v_o(t)}{v_i(t)} = A \Rightarrow v_o(\infty) = -\frac{R_2}{R_1} \cdot v_i(\infty)$$

Resposta em frequência de um filtro activo-RC passa-alto de 1ª ordem

O circuito representado na figura seguinte, que tem por base a montagem diferenciadora, realiza um filtro activo-RC passa-alto de primeira ordem.




Figura 84. Filtro activo-RC passa-alto de primeira ordem.

Assumindo que o AMPOP está na zona linear, pode considerar-se que $V_- \approx 0$, daí resultando que:

$$\frac{V_i - V_-}{R_1 + \frac{1}{SC}} = \frac{V_- - V_o}{R_2} \Rightarrow \frac{V_i}{R_1 + \frac{1}{SC}} = \frac{-V_o}{R_2} \Rightarrow \frac{V_o}{V_i} = -\frac{R_2}{R_1} \cdot \frac{SR_1C}{SR_1C + 1}$$

Também neste caso, o ganho quando $S \rightarrow \infty$ é negativo e não unitário. Assim, a função de transferência pode ser escrita sobre a seguinte forma,

$$T(S) = A \cdot \frac{S\tau}{S\tau + 1}, \quad \text{em que} \quad \tau = R_1C \quad \text{e} \quad A = -\frac{R_2}{R_1}.$$

A função de transferência $T(S)$ tem um pólo para $S = -\tau^{-1} = -\omega_c$ e um zero na origem, i.e. em $S = 0$. A representação no plano de Argand das singularidades do filtro activo passa-alto é assim igual à obtida no filtro passivo.




Figura 85. Representação no plano de *Argand* das singularidades do filtro activo-RC passa-alto de primeira ordem.

O ganho estático e o ganho quando $S \rightarrow \infty$ são dados pelas seguintes equações:

$$T(S=0) = -\frac{R_2}{R_1} \cdot \frac{S\tau}{S\tau+1} = 0 \quad T(S \rightarrow \infty) = -\frac{R_2}{R_1} \cdot \frac{S\tau}{S\tau+1} = -\frac{R_2}{R_1}$$

Note-se que a impedância equivalente do condensador tende para zero quando S tende para infinito, e portanto, que para altas frequências o circuito se reduz a uma montagem inversora, assim é natural que o ganho do filtro quando $S \rightarrow \infty$ coincida com o ganho da montagem inversora. O diagrama de Bode é representado na seguinte figura.




Figura 86. Diagrama de Bode do filtro activo-RC passa-alto de primeira ordem.

Novamente, o valor máximo do diagrama de amplitude é $20 \cdot \log_{10}(R_2/R_1)$, e o diagrama de fase está deslocado 180° relativamente ao que foi obtido para o filtro passivo equivalente. Estas diferenças são equivalentes às que foram observadas entre o filtro passivo passa-baixo e o filtro activo-RC passa-baixo.

Resposta ao escalão de um filtro activo-RC passa-alto de 1ª ordem

A análise do comportamento do filtro activo-RC passa-alto no domínio do tempo, quando à entrada é introduzido um escalão unitário, resulta da aplicação das leis malhas e dos nós ao circuito anterior, da qual se obtém a seguinte equação diferencial:

$$\frac{v_i(t) - v_c(t)}{R_1} = C \cdot \frac{\partial v_c(t)}{\partial t} \Rightarrow v_c(t) + R_1 C \cdot \frac{\partial v_c(t)}{\partial t} = v_i(t)$$

De notar que a tensão de saída do filtro é dada por

$$v_o(t) = -R_2 C \cdot \frac{\partial v_c(t)}{\partial t}$$

A solução da equação homogénea e a solução do regime forçado da equação diferencial são dadas respectivamente por:

$$v_c(t) = A \cdot \ell^{-\frac{t}{R_1 C}} \quad \text{e} \quad v_c(t) = u(t)$$

A tensão aos terminais do condensador é dada pela seguinte equação,

$$v_c(t) = \begin{cases} A \cdot \ell^{-\frac{t}{R_1 C}} + 1 & \Leftarrow t \geq 0 \\ 0 & \Leftarrow t < 0 \end{cases}$$

em que a constante A é imposta pela continuidade da tensão aos terminais do condensador no instante inicial, que implica que

$$v_c(0) = 0 \Rightarrow 0 = A \cdot \ell^0 + 1 \Rightarrow A = -1,$$

pelo que a evolução temporal da tensão no condensador, tem a seguinte expressão

$$v_c(t) = \left(1 - \ell^{-\frac{t}{R_1 C}} \right) \cdot u(t),$$

da qual resulta que a expressão da evolução temporal da tensão de saída é dada por

$$v_o(t) = -R_2 C \cdot \frac{\partial v_c(t)}{\partial t} = -R_2 C \cdot \frac{\left(\ell^{-\frac{t}{R_1 C}} \right)}{R_1 C} \cdot u(t) = -\frac{R_2}{R_1} \cdot \left(\ell^{-\frac{t}{R_1 C}} \right) \cdot u(t)$$

que é ilustrada na figura seguinte.




Figura 87. Resposta ao escalão unitário de um filtro activo-RC passa-alto de primeira ordem

Os valores correspondentes ao tempo de descarga do sinal de saída até estar a 5% e 1% do valor inicial, continuam a ser dados por $t = 3\tau$ e $t = 5\tau$.

$$\frac{v_o(3\tau)}{v_o(0)} = \frac{-\frac{R_2}{R_1} \cdot \left(e^{-\frac{3R_1C}{R_1C}} \right)}{-\frac{R_2}{R_1}} \cong 0.05, \quad \frac{v_o(5\tau)}{v_o(0)} = \frac{-\frac{R_2}{R_1} \cdot \left(e^{-\frac{5R_1C}{R_1C}} \right)}{-\frac{R_2}{R_1}} \cong 0.01$$

Da aplicação dos teoremas do valor inicial e do valor final resulta que:

$$\lim_{S \rightarrow \infty} T(S) = A \cdot \frac{S\tau}{S\tau + 1} = A \iff \lim_{t \rightarrow 0} \frac{v_o(t)}{v_i(t)} = A \Rightarrow v_o(0) = -\frac{R_2}{R_1} \cdot v_i(0)$$

$$\lim_{S \rightarrow 0} T(S) = A \cdot \frac{S\tau}{S\tau + 1} = 0 \iff \lim_{t \rightarrow \infty} \frac{v_o(t)}{v_i(t)} = 0 \Rightarrow v_o(\infty) = 0$$

Famílias Lógicas

Este bloco de matéria pretende descrever as principais famílias lógicas existentes. Nomeadamente ao nível da sua evolução histórica e dos domínios privilegiadas de aplicação de cada tecnologia. São estudados os vários circuitos usados na implementação das portas digitais, sendo descrito o comportamento estático, nomeadamente a característica $v_o(v_i)$ de um inversor, e o comportamento dinâmico. Em cada caso, são apresentados os circuitos usados para realizar uma porta lógica universal *NOR* e/ou *NAND*.

São igualmente apresentados e estudados os circuitos utilizados para a realização dos elementos básicos de memória, desde o simples *latch* até à implementação de memória estática SRAM e de memória dinâmica DRAM.

Naturalmente, é dada especial atenção às soluções em tecnologia CMOS, devido ao seu domínio quase absoluto na implementação de circuitos digitais e mistos analógicos/digitais.

Tempos de atraso e definição dos níveis lógicos

Tempos de subida e descida

O tempo que uma porta lógica demora a comutar está relacionado com os tempos de subida e descida, ou seja, com os tempos de comutação de LOW para HIGH e de HIGH e LOW respectivamente. O tempo de subida (t_r) – *rise time* - é geralmente definido como o tempo que a tensão na saída da porta lógica demora a subir entre 10% e 90% do seu valor máximo. De forma complementar, o tempo de descida (t_f) – *fall time* - é definido como o tempo que a tensão na saída demora a descer entre 90% e 10% do seu valor máximo.

Tempo de Propagação

O tempo de propagação de LOW para HIGH (t_{PLH}) e o tempo de propagação de HIGH e LOW (t_{PHL}) são definidos como o tempo que a tensão de saída demora a atingir o valor médio entre os valores máximo e mínimo da tensão de saída, desde o momento em que a entrada comuta. Ou seja, o tempo que decorre entre a definição do nível lógico de entrada e a definição do nível lógico na saída. Naturalmente, é desejável que t_{PLH} e t_{PHL} sejam iguais dado que o pior destes tempos define a velocidade máxima a que a porta lógica pode operar. A figura seguinte mostra graficamente os tempos de propagação e de comutação de LOW para HIGH e de HIGH e LOW.




Figura 88. Tempo de propagação e tempo de subida e descida.

Definição dos níveis lógicos

A figura seguinte representa a característica $v_o(v_i)$ de um inversor (porta lógica NOT) genérico. Nesta são identificadas as tensões V_{OH} , V_{OL} , V_{IH} e V_{IL} , que correspondem à definição dos níveis lógicos na saída – *output* – e na entrada – *input* – respectivamente. V_M corresponde à intersecção da característica com uma recta com 45° de inclinação. As tensões V_{OH} e V_{OL} correspondem ao valor máximo e mínimo da tensão de saída respectivamente. As tensões V_{IH} e V_{IL} representam o valor da tensão de entrada nos pontos em que a tangente à característica é igual a -1 , e que correspondem respectivamente ao valor mínimo da tensão de entrada para o qual a saída já pode ser considerada LOW, e ao valor máximo da tensão de entrada para o qual a tensão de saída já pode ser considerada HIGH respectivamente. Obviamente é desejável que a zona da característica em que os níveis lógicos de entrada e de saída não estão completamente definidos seja tão pequena quanto possível, o que corresponde igualmente a tempos de propagação mais curtos. Do mesmo modo, a gama de tensões $V_{OH} - V_{IH}$ e $V_{IL} - V_{OL}$ definem as zonas em que os níveis lógicos HIGH e LOW respectivamente estão bem definidos. É desejável que estas gamas sejam tão largas quanto praticável e se possível iguais.




Figura 89. Característica $v_o(v_i)$ de uma porta lógica NOT.

Principais arquitecturas e famílias lógicas

Evolução das arquitecturas para implementação de portas lógicas

Existem várias tecnologias disponíveis para a implementação de portas lógicas digitais. Apesar da tecnologia dominante actualmente ser a tecnologia CMOS, quer devido ao seu baixo custo quer devido à grande densidade de portas lógicas que permite integrar por unidade de área, existem tecnologias alternativas que também apresentam algumas vantagens e são usadas correntemente em circuitos comerciais. As principais tecnologias utilizadas são: CMOS, Bipolar (TJB), BiCMOS e Arseneto de Gálio (GaAs). A tecnologia bipolar foi a precursora dos circuitos integrados digitais (nomeadamente através das famílias RTL e DTL), pode ser vantajosa em termos de velocidade face às tecnologias baseadas em transístores MOS. No entanto, é uma solução mais cara, mais complexa, pior em termos de consumo de potencia e não permite a implementação de sistemas de larga escala devido à área que uma porta lógica ocupa. As principais variantes actuais da tecnologia bipolar são as famílias TTL e ECL, respectivamente vocacionados para circuitos lógicos genéricos e para circuitos de muito alta velocidade. A tecnologia BiCMOS combina as vantagens dos circuitos bipolares e CMOS, mas partilha também algumas das desvantagens da tecnologia bipolar, tais como o custo e a área ocupada, bem como o facto de o seu campo de utilização ser bastante limitado, apesar de por vezes ser uma solução de compromisso em circuitos mistos (analógicos e digitais). A tecnologia de GaAs permite a realização de circuitos de muito alta-freqüência (acima de 10 GHz), no entanto a densidade que é possível obter e o seu elevado custo de fabricação limitam a sua utilização prática a circuitos muito específicos para os quais seja virtualmente impossível qualquer das outras tecnologias disponíveis. Finalmente, a família CMOS tem algumas variantes, nomeadamente as portas lógicas CMOS (lógica complementar), o Pseudo-NMOS e a lógica dinâmica. As portas CMOS são a escolha de eleição para

a grande generalidade dos circuitos digitais (e sempre que se possível para circuitos mistos), sendo a tecnologia base para todos os microprocessadores, e demais electrónica de consumo. A lógica Pseudo-NMOS é semelhante à lógica CMOS, dado que a estrutura dos transístores NMOS é igual. No entanto, em vez de utilizar o circuito dual PMOS usa um único transístor como carga activa. O espaço ocupado é potencialmente menor e pode tornar-se uma opção atraente em circuitos muito complexos, mas é usualmente relegada para segundo plano. A lógica dinâmica é utilizada para a implementação de memórias dinâmicas (DRAM) dado que permite uma densidade de integração muito superior a qualquer outra, nomeadamente à permitida pela memória estática (SRAM), implementada com portas CMOS comuns. A figura seguinte representa a estrutura hierárquica das principais tecnologias e das famílias lógicas derivadas utilizadas actualmente.




Figura 90. Tecnologias e famílias lógicas mais comuns.

Resistor-Transistor Logic (RTL)

A lógica RTL – *Resistor Transistor Logic* – pode ser considerada como uma das técnicas base para a realização de portas digitais. A figura seguinte representa uma porta lógica NOT.




Figura 91. Porta lógica NOT em tecnologia RTL.

O comportamento desta porta é relativamente simples, quando a tensão de entrada tem o nível lógico HIGH o transístor está directamente polarizado e a resistência R_c é dimensionada para que o transístor

esteja na zona de saturação, pelo que a tensão de saída é aproximadamente 0.2V o que corresponde ao nível lógico LOW. Quando o nível lógico de entrada é LOW o transístor está cortado e, portanto i_C é igual a zero o que implica que a tensão de saída v_O seja V_{CC} - nível lógico HIGH. Estes dois comportamentos, juntamente com a zona intermédia em que o transístor está na zona activa, são visíveis na característica $v_o(v_i)$ representada na figura seguinte:




Figura 92. Característica $v_o(v_i)$ de um inversor RTL.

É relativamente simples implementar uma porta lógica NAND – que é porta lógica universal, dado que qualquer outra pode ser implementada a partir desta – com base na porta lógica NOT, basta para isso acrescentar um segundo ramo de entrada tal como é apresentado na figura seguinte.




Figura 93. Porta lógica NAND em tecnologia RTL.

Quando ambos os transístores estão a conduzir, ou seja, quando ambas as tensões de entrada correspondem ao nível lógico HIGH, há corrente na resistência R_c e o nível lógico de saída é LOW. Quando qualquer dos dois transístores estiver cortado $i_c = 0$, a tensão de saída é igual a V_{CC} e o nível lógico na saída é HIGH, bastando para isso que uma das tensões de entrada seja LOW.

Diode-Transistor Logic (DTL)

A lógica DTL – *Diode Transistor Logic* – visível na figura seguinte, apresenta tem um comportamento algo à porta lógica NAND usada em lógica RTL.




Figura 94. Porta lógica NAND em tecnologia DTL.

Neste caso, só quando ambos os díodos de entrada D_1 e D_2 estão cortados, é que o transístor tem a junção base-emissor polarizada directamente e impõe o nível lógico LOW na saída. Caso qualquer dos dois díodos D_1 e D_2 esteja em condução, a tensão no nó X não é suficiente para polarizar o transístor - que fica cortado e, portanto $i_c = 0$ - pelo que a tensão de saída é igual a V_{CC} e o nível lógico na saída é HIGH. Basta assim que uma das tensões de entrada seja LOW para que o nível lógico de saída seja HIGH.

Transistor-Transistor Logic (TTL)

A figura seguinte representa uma implementação simplificada de uma porta lógica NAND realizada em lógica TTL.




Figura 95. Porta lógica NAND em tecnologia TTL.

A análise da porta lógica NAND da família TTL é um pouco mais complicada, mas também aqui o transístor de saída Q_3 só está em condução quando ambas as junções de Q_1 estão polarizadas inversamente. Quando a tensão na base de Q_3 não é suficiente para o polarizar directamente, este fica cortado pelo que a sua corrente de colectador é nula pelo que o nível lógico na saída é HIGH. Caso contrário, o transístor Q_3 conduz e o nível lógico de saída é LOW. A figura seguinte representa a característica $v_o(v_i)$ de uma porta lógica TTL, que corresponde à porta anterior sem um dos emissores do transístor Q_1 .




Figura 96. Característica $v_o(v_i)$ de um inversor TTL.

Lógica NMOS

A lógica NMOS – *NFET Metal Oxide Silicon* – tem um comportamento semelhante ao estudado para a tecnologia RTL, em que a resistência de colector é substituída por um transístor de depleção NMOS, tal como é representado na figura.




Figura 97 Porta lógica NOT em tecnologia NMOS.

Este transístor tem sempre o canal formado (V_{GS} é sempre superior a V_t) dado que a sua tensão V_{GS} é nula e que a tensão de *threshold* V_t é negativa, isto por se tratar de um NMOS de depleção. Quando o nó de entrada A tem uma tensão de entrada igual a V_{DD} - nível lógico HIGH - o transístor NMOS de enriquecimento está na zona linear/tríodo pelo que a sua resistência equivalente é baixa, assim a tensão de saída é LOW e o transístor de depleção funciona como uma fonte de corrente, assim, a tensão no nó de saída Y é puxada para 0V. Quando a tensão de entrada é 0V o transístor NMOS está cortado, e portanto a tensão no nó de saída Y é puxada para V_{DD} PMOS está na zona activa - resistência equivalente baixa – e o.

A característica $v_o(v_i)$ correspondente, representada na figura seguinte, é bastante abrupta e tem boas gamas de definição dos níveis lógicos como se referiu anteriormente. Uma das grandes vantagens da lógica CMOS é que o consumo estático é nulo, pois quer o sinal esteja a HIGH quer esteja a LOW um dos transístores está cortado e, portanto, não há corrente. Assim, só há consumo na zona intermédia da característica, que corresponde à zona em que acontecem as comutações.




Figura 98 Característica $v_o(v_i)$ de um inversor em tecnologia CMOS.

Para implementar uma porta lógica NAND a partir da porta lógica NOT, é necessário acrescentar um segundo ramo de entrada NMOS em série tal como foi feito para a porta lógica RTL, e um ramo PMOS em paralelo tal é apresentado na figura seguinte.




Figura 99 Porta lógica NAND em tecnologia CMOS.

Lógica CMOS

A lógica CMOS – *Complementary MOS* – tem uma análise simples e pode ser facilmente entendida pelo estudo do inversor CMOS, representado na figura:




Figura 100 Porta lógica NOT em tecnologia CMOS.

Quando a tensão no nó de entrada A tem uma tensão de entrada igual a V_{DD} - nível lógico HIGH - o transistor NMOS está a conduzir pelo que a sua resistência equivalente é baixa, enquanto que o transistor PMOS está cortado e portanto tem uma resistência equivalente muito elevada (pode considerar-se infinita), sendo assim a tensão no nó de saída Y é puxada para $0V$. Por outro lado, quando a tensão de entrada é $0V$ o transistor PMOS está a conduzir (resistência equivalente baixa), e o transistor NMOS está cortado, consequentemente a tensão no nó de saída Y é puxada para V_{DD} .

A característica $v_o(v_i)$ correspondente, representada na figura seguinte, é bastante abrupta e tem boas gamas de definição dos níveis lógicos como se referiu anteriormente. Uma das grandes vantagens da lógica CMOS é o consumo estático ser nulo, pois quer o sinal esteja a HIGH quer esteja a LOW um dos transístores está cortado, pelo que não há corrente. Assim, só há consumo na zona intermédia da característica, que corresponde à zona em que acontecem as comutações.




Figura 101 Característica $v_o(v_i)$ de um inversor em tecnologia CMOS.

Para implementar uma porta lógica NAND a partir da porta lógica NOT, é necessário acrescentar um segundo ramo de entrada NMOS em série tal como foi feito para a porta lógica RTL, e um ramo PMOS em paralelo tal é apresentado na figura seguinte.




Figura 102 Porta lógica NAND em tecnologia CMOS.

Assim, só quando ambos os transístores NMOS estão a conduzir, ou seja, quando ambas as tensões de entrada correspondem ao nível lógico HIGH, o nível lógico de saída será LOW. Quando qualquer dos dois transístores estiver cortado a tensão de saída é igual a V_{DD} e o nível lógico na saída é HIGH, bastando para isso que uma das tensões de entrada seja LOW. A complementaridade destes dois acréscimos é também referida como circuito dual, e dá o nome à família lógica. Este raciocínio pode ser aplicado para construir outro tipo de portas, nomeadamente a porta lógica NOR (que também é uma porta lógica universal) tal como é visível na figura seguinte.




Figura 103 Porta lógica NOR em tecnologia CMOS.

Neste circuito, basta que um dos transístores NMOS esteja a conduzir para que o nível lógico de saída seja LOW.

Latch SR

O Latch SR é o elemento básico de memória do qual derivam a generalidade dos *flip-flops*, e consequentemente as máquinas estado síncronas. A implementação de um *flip-flop* SR em tecnologia CMOS pode ser conseguida de uma forma prática com o circuito representado na figura seguinte:




Figura 104. *Flip-flop* SR em tecnologia CMOS.

O seu modo de funcionamento é simples, quando ϕ está a High é feito o carregamento dos dados através das linhas *Reset* e *Set*, caso contrário é mantido o valor lógico anterior.

Célula de memória estática (SRAM)

Um bloco de memória estática tem por base o circuito anterior, e consiste num conjunto imenso de células iguais à representada na figura seguinte, dispostas numa matriz de colunas e linhas, em que cada uma destas células é capaz de memorizar 1 *bit*.




Figura 105. Célula de memória estática de 1 bit.

Na realidade, a necessidade de mais e mais memória torna (mesmo) esta implementação demasiado dispendiosa em termos de área para implementar uma memória de dimensão razoável, como as que são usadas actualmente, por exemplo nos computadores pessoais.

Célula de memória dinâmica (DRAM)

A figura seguinte representa uma forma alternativa de realizar blocos de memória. Consiste num único transístor e funciona com base num endereçamento de linha e coluna em que cada bit de dados armazenado na memória é mantido à custa da capacidade C_s .




Figura 106. Célula base de uma DRAM.

Naturalmente, correntes de fuga associadas a esta capacidade obrigam que se façam ciclos de refrescamento para garantir que os dados não são perdidos. Assim todos os bits de memória são dinamicamente acedidos periodicamente. A figura seguinte representa uma DRAM.

Matrizes de memória estática (SRAM e DRAM)




Figura 107. Matriz de memória implementada em lógica dinâmica (ROM).

Memória fixa (ROM)

A memória ROM é geralmente utilizada para guardar informação fixa de forma não-volátil, ou seja, que se mantenha mesmo que seja cortada a alimentação. Aplicações comuns são as BIOS dos PCs que mantêm informação vital do modo como devem funcionar os dispositivos básicos do computador. As EPROM, E2PROM ou memórias *flash* são as variantes mais comuns deste tipo de memória e estão presentes na generalidade dos circuitos eléctricos de alta complexidade.

A figura seguinte representa uma forma simples de implementar uma memória ROM:




Figura 108. Matriz de memória ROM.